面向网络测试的嵌入式系统设计与实现.pdfVIP

面向网络测试的嵌入式系统设计与实现 薛亚杰，钱宗珏，寿国础 北京邮电大学通信测试技术研究中心，北京100876 ） Email ：xueyaj@ 摘 要：本文分别从硬件和软件角度阐述了一款新一代高性能网络测试仪中嵌入式系统的的 设计和实现方案。该测试仪采用ARM9 处理器，简化了硬件平台的设计，配合嵌入式Linux 操作系统和应用软件，可以监测网络设备的状况，并且可以主动对网络发送测试数据包，进 行网络性能的测试。 关键词：ARM ，嵌入式Linux ，网络测试 1. 引言 近年来网络正以空前的速度在发展，规模越来越大，结构越来越复杂，新的设备 越来越多，网络出现的问题也越来越复杂,这就对网络测试提出了更高的要求;另一方面随着 后PC 时代的到来，集成电路的设计和制造工艺的进步，嵌入式技术也渐渐成熟，广泛应用 于网络通信领域，这就使得开发高速高性能的网络测试仪成为可能。由于网络测试仪专用性 强，前期投入大，开发难度高，目前国内在这一领域基本上是空白，大量的设备需国外进口 如SmartBits，我们结合以往测试仪的经验以信息产业部的相关设备测试规范为主要依据,研 制出新一代高性能网络测试仪，在这个高性能网络测试系统中，嵌入式系统起着举足轻重的 作用，本文将从硬件和软件的角度介绍其中嵌入式系统的设计与实现。 2. 嵌入式系统的硬件 本嵌入式系统是这款高性能网络测试仪中的一部分。它实现的主要功能有与终端PC实 现Socket网络通信、PC终端下载配置CPU程序FPGA程序，CPU小系统及外围器件的自检， 动态配置外围器件和读取数据返回终端PC 。 嵌入式系统硬件实现框图如图1。 图1 测试仪系统物理结构图 -1- 整个系统主要由两部分组成:CPU 小系统和外围器件。PC 终端计算机通过网络与嵌入式 系统进行通信，对系统进行读写控制。CPU 小系统包括:ARM 芯片,RAM 和 FLASH ，以太 网接口。本嵌入式系统采用 32 位 ARM 作为 CPU，有功耗低、高性能等突出优点。由于ARM 内部集成的ROM 和 RAM 的容量不能够满足信号机的要求，因此设计了外存储单元来扩展 存储空间，由一片64M 的NAND FLASH 以及两片32MB 的 SDRM 组成外存储系统。FLASH 存储器在系统中主要用于存放引导程序 loader、操作系统内核镜像和应用程序代码等。为了 提高系统运行的效果，系统启动后将 FLASH 中的代码拷贝到 SDRAM 中，有 SDRAM 作系 [1] 统程序运行场所 。为了发挥ARM 处理器 32 位数据处理性能，本设计选用 2 片 SDRAM， 并联组成 32M 的RAM ，总共 64MB 空间，完全可以满足嵌入式操作系统及各种复杂功能的 运行要求。以太网接口芯片作为一个PHY 与 ARM 的MAC 连接，外接一个 RJ45 ，实现 ARM 与 PC 的 Socket 网络通行。外围器件主要有FPGA 和一款高速网络交换芯片，FPGA 模块受 ARM 控制产生高速的测试数据发送到高速网络芯片端口最大为 100Mb/s 流量；或者由FPGA 模块产生高速的测试数据发送到 GE/FE PHY 从 SFP 光模块产生 1000Mb/s 流量，同时FPGA 也可按 ARM 要求将其所需数据发送至 ARM 。 3. 嵌入式系统软件实现 网络测试仪软件采用C/S 架构，Client 端 Windows 平台下软件实现用户界面操作，测试 帧构建、速率控制、统计分析、实时显示等功能；Server 端嵌入式 Linux 系统下软件完成流 量产生、数据统计、数据上报、通信处理等功能，具体程序设计包括 Bootloader 启动代码、 [2] 设备驱动设计、API 接口程序