模拟集成电路设计软件使用教程【荐】.docVIP

模拟集成电路设计 软件实验教程 2006年4月 目录 实验一 自上而下(Top-Down)的电路设计 3 Lab 1.1 启动软件 3 Lab 1.2 自上而下的系统级仿真 3 Lab 1.3 电路图输入 7 Lab 1.4 模块的创建 10 Lab 1.5 电源的创建 12 Lab 1.6 建立运放测试电路 14 实验二 使用Spectre Direct进行模拟仿真 17 Lab 2.1 运行仿真 17 Lab 2.2 使用激励模板 28 Lab 2.3 波形窗的使用 32 Lab 2.4 保存仿真状态 36 Lab 2.5 将仿真结果注释在电路图窗口 37 实验一 自上而下(Top-Down)的电路设计 Lab 1.1 启动软件 实验目的: 掌握如何启动模拟电路设计环境. 实验步骤: 进入Linux界面后,点击鼠标右键,选中New Terminal,则会弹出一个交互终端. 进入教程所在目录后,输入命令 cd Artist446 (注意:cd后必须有空格;命令行大小写敏感) 在同一个交互终端内,输入命令icms ,在屏幕底部会出现一个命令交互窗(Command Interpreter Window,CIW).如果出现What’s New窗口,可使用File-Close命令关闭. Lab 1.2 自上而下的系统级仿真 实验目的: 掌握如何对含AHDL模块的模块级设计进行仿真. 实验步骤: 在CIW中选择Tool-Library Manager,会弹出库管理器(Library Manager). 在库管理器中,用鼠标左键选中training,则cell中会显示出training库中所有的cell;在training的所有cell中用左键选中peakTestv;用鼠标中键(或右键)打开(open)view中的schematic.将会出现如下图所示的测试电路: 将鼠标置于图中peakDetectv模块上,当该模块四周出现一高亮黄色虚线框时,点击左键选中该模块,则模块四周线框变为白色实线框. 选择Design-Hierarchy-Descend Edit,弹出Descend对话框,将View Name设置为schematic,然后点击OK.则出现peakDetectv模块的电路图: 分析该电路图,图中有两个运算放大器,两个二极管,一个nmos晶体管和一个电阻.除了电阻和nmos器件,所有其余的器件都是用Verilog-A(一种模拟HDL语言)编写的. 使用Verilog-A语言支持自上而下的设计方法. 选中peakDetectv电路图中的Ampv模块,Design-Hierachy-Descend Edit,在Descend对话框中将View Name设置为veriloga,点击OK.将出现文本编辑窗,可对窗内的文本进行编辑.退出该编辑窗可敲击键盘左上角的Esc键,然后在文本编辑窗中输入:q!,回车即可. 在电路图窗口选择Tool-Analog Environment,弹出模拟设计环境仿真(Analog Design Environment Simulation)窗口,同时可再次弹出peakTestv电路图. 在该仿真窗口中选择Setup-Simulator/Directory/Host;在随后出现的Choosing Simulator对话框中,将仿真器(Simulator)设置为spectre,点击OK. 在该仿真窗口中选择Setup-Model Libraries,弹出模型库建立(Models Library Setup)对话框;如图,在该对话框的Model Library File中如图输入后,点击Add,然后OK. 在该仿真窗口中,点击Choose Analysest图标,弹出Choosing Analyses框;如图所示,选择tran和Enabled,截止时间写入390u;然后点击OK 如步骤4所示,打开peakDetectv的电路图,并在仿真窗口中选择Outputs-To Be Plotted-Select On Schematic.按照电路图窗口底部的命令行提示,左键选中图中与标有vinput,vcap和vcontrol的管脚相连的连线,这些被选中的连线会以特殊的颜色显现出来. 将鼠标置于电路图窗口中,点击Esc键.注意在仿真窗口输出部分的更新信息是否如下图所示:信号vcontrol的名字是I54/vcontrol. 在仿真窗口中选择Simulation-Netlist and Run开始仿真,或者可以点击右侧Netlist and Run图标,仿真成功后会自动输出如下曲线: 退出仿真窗口,选择Session-Quit. 退出电路图窗口,选择Windou-Close;在弹出的Save Cha