实验三组合逻辑电路的设计(一).docVIP

实验三 组合逻辑电路的设计（一） 一、实验目的 掌握用SSI器件设计组合逻辑电路的方法； 熟悉各种常用MSI组合逻辑电路的功能与使用方法； 掌握多片MSI组合逻辑电路的级联、功能扩展； 学会使用MSI逻辑器件设计组合电路； 培养查找和排除数字电路常见故障的初步能力。 二、实验器件 74LS00 四二输入与非门 74LS20 双四输入与非门 74LS138 三线—八线译码器 74LS139 双二线—四线译码器 三、实验原理 组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。 在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。 在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。 下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。 四、组合电路设计原则及其步骤 组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行： 分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系； 根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式； 根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式； 画出逻辑电路图或电路原理图； 对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。 下面使用中小规模器件我们各举一个例子： 例：用与非门设计三位多数表决器。 步骤：（1）根据真值表写出逻辑表达式： F = AB + BC + AC = AB BC AC （2）画出逻辑图，如图3—1所示 例： 用三变量译码器74LS138设计一位全加器 步骤：（1）根据真值表写出全加器逻辑表达式 全加和 S= +B+A+AB 进 位 C=B+A+AB+AB （2）将S﹑C改写为 S = +++= ﹒﹒﹒ = 1﹒2﹒4﹒7 C = +++= ﹒﹒﹒ = 3﹒5﹒6﹒7 （3）画出逻辑图，如图3—2所示 图3—2 用74LS138设计全加器 若选用双2线/4线译码器74LS139，因该译码器只有两个地址输入端，只能对应两个输入变量，利用使能端可将其扩展为3线/8线译码器。对于任意一个三变量的函数表达式总可以写成它的分解式。 F（A2A1A0）=F1（A1A0）+A2 F1（A1A0） 式中，F1（A1A0）用2线/4线译码器实现，则上式可用两个同样的译码器来连接，如图3—3所示。当A2=0时，译码器（A）工作，输出～，当A2=1时，译码器（B）工作，输出～。 图3—3 用双2线/4线译码器实现全加器 五、实验内容 用与非门设计一个三变量不一致电路。 用74LS138实现一位全减器。 用74LS139实现奇偶校验电路电路（三输入端二输出端）。 六、实验报告要求 1．画出各实验步骤的实验电路逻辑图，并分析实验结果。 2．总结SSI和MSI器件的功能及使用方法。