基于EG LDPC码的快速译码器的FPGA设计与实现.pdfVIP

西北大学学报 (自然科学版) 2014年 l2月，第44卷第6期，Dec．，2014，Vo1．44，No．6 JournalofNo~hwestUniversity(NaturalScienceEdition) 益 基于 EGLDPC码的快速译码器的FPGA设计与实现 马克祥 ，张海林 (1．中国电子科技集团公司 电子科学研究院，北京 100041；2．西安电子科技大学 通信工程学院，陕西 西安 710071) 摘要：针对 EuclideanGeometry(EG)一LDPC码码字的循环特性以及 FWBF(fastweighted bitflipping)算法的算法结构设计高速 LDPC译码器。具体实现方法如下：首先通过对 RAM进行合理的划分 ，赋给不同的RAM相应的规则号和初始地址值保证数据 的无冲突 存取，然后通过向量化操作实现运算数据的高速存取。此外，校验式品质计算模块通过引 入一种新型的树形搜索电路来降低该模块的功耗和延迟。最后，对 EG255码采用5路并 行模式 。在 CycloneIIIEP3C120F780C7芯片上实现，信息吞吐量可达7