基于FPGA的祖冲之算法硬件实现.pdfVIP

第 40卷 第 8期 计 算 机 工 程 2014年 8月 Vo1．40 NO．8 ComputerEngineering August2014 · 开发研究与工程应用 · 文章编号：1000-3428(2014)08-0268-05 文献标识码：A 中圈分类号：TP301·6 基于 FPGA的祖冲之算法硬件实现 郭泓键 ，董秀则 ，高献伟 (1．西安 电子科技大学通信工程学院，西安 710071；2．北京 电子科技学院，北京 100070) 摘 要 ：为在现场可编程 门阵列 (FPGA)平 台上更高效地实现祖冲之算法 ，提 出一种新 的硬件实现方法 。利用祖 冲之算法 的迭代特性 、并行特性 以及模加 的性质 ，减少加法器 的使用数量 ，包括使用资源 占用少 、延时少 的简单加 法器替代 资源 占用多 、延时长 的进位保 留加法器 以及 mod(2 一1)加法器 ，实现祖