8086和8088微处理器.pptVIP

第2章 8086/8088微处理器 8086CPU功能结构 8086：16位微处理器 ，16根数据线、20根地址线，可寻址1M字节； 8088：准16位微处理器 ，其内部寄存器、内部运算部件以及内部操作均按16位设计，但对外的数据总线只有8条。 8086CPU功能结构图 并行处理的优势： 一条指令执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队； 一条指令执行完成后，可立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度。 8086CPU的内部寄存器如图2.1所示。8086CPU内部有 14个16位寄存器，可以分为以下三组。 通用寄存器的特殊用法(默认用法) 2. 段寄存器组 8086/8088CPU可直接寻址1MB内存空间。 存储空间采用分段技术，每段最大寻址64KB。 逻辑段可在整个1MB存储空间内浮动，但段的起始地址 低4位必须是0000B，这样在存放段地址时只存放高16 位，作为段基址。 物理地址=段地址×10H+有效地址 2.1 8086/8088微处理器的结构 控制标志与状态标志的区别： 控制标志：其值由系统程序或用户程序根据需要用指令设置。 状态标志：由中央处理器执行运算指令，并根据运算结果而自 动设置。 40条引脚，双列直插式封装 采用分时复用地址/数据总线 两种模式：最大模式、最小模式 最大模式：两个或多个微处理器（多微处理器模式），一个主处理器为8086CPU，另外的处理器可以是浮点数协助处理器8087或I/O处理器8089。 最小模式：只有8086CPU一个微处理器（单处理器模式）。 8086CPU的引脚线按照功能分为3类。 1. 地址、数据引脚线 AD0～AD15： 分时复用的地址数据引脚线，双向、三态。 T1期间作地址线A15～A0用，输出存储单元低16位地址。 T2～T3期间作数据线D15～D0用，双向。 写操作为T2～T3； 读操作为T3，T2处于悬空状态； CPU响应中断及系统总线处理“保持响应”状态时，AD0～AD15处于悬空状态。 指令周期（Instruction Cycle） 8086CPU执行一条指令所需要的时间称为指令周期， 一个指令周期由一个或若干个总线周期组成，不同指令的 指令周期不等长，最短为一个总线周期，长的指令周 期，如乘法指令周期，长达124个时钟周期。 （三）在T3状态 多路总线的高4位继续提供状态信息，而多路总线的低16 位(8088则为低8位)上出现由CPU写出的数据或者CPU从 存储器或端口读入的数据。 A19/S6～A16/S3：分时复用，输出引脚。 T1期间，作为20位地址线的高4位A19～A16。 T2～T4期间作为S6～S3状态线用。 2. 控制引脚线 CPU在进行具体操作时所发出的控制信号，CPU的操作不同，使用的引脚线也各不相同。 8086有16根数据线，与地址线A15～A0分时复 用，而8088只有8根数据线与地址线AD7～AD0 分时复用。 8086CPU功能结构图 2.3.1 8086的存储器组织及其寻址 1 MB的存储单元，每个存储单元中存放一个8位的二进制信息 每一存储单元用唯一的地址码，其地址范围00000H～FFFFFH。 字节编址:将存储器空间按字节地址号顺序排列的方式。 字数据：将连续存放的两个字节数据构成一个16位的字 数据。高8位存放在高地址单元，低8位存放在低地址单 元。 将低位字节的地址作为这个字的地址。 规则字：偶地址对应低位字节，奇地址对应高位字节。 非规则字：以奇地址开始的字。 双字数据：4个字节，存放连续的两个字。高对高，低对 低，以最低位字节地址作为它的地址。 字节、字、双字在程序访问中都使用首地址。 存储单元的访问 (1)分段结构 ① 将1M的存储空间划分成若干个段，每个段最大长度为 64K。 ② 段基址就是指一个段的起始地址。 ③ 逻辑段在物理存储器中可以是邻接的、间隔的、部分重 叠的和完全重叠的等4种情况。 ④ 在任一时刻，一个程序只能访问4个当前段中的内容。 (2)物理地址的形成 在8086/8088系统中，每个存储单元都有物理地址和逻辑地址两种地址表示。 物理地址: 20位, 范围为00000H～FFFFFH。 逻辑地址：段基值+偏移量 端口地址：系统给每个端口分配的地址。 8位I/O端口的寻址线：地址总线的低16位。