3.9 组合逻辑电路中的竞争与冒险.ppt

3.9 组合逻辑电路中的竞争冒险 3.9.1 竞争冒险现象及其原因 3.9.2 逻辑冒险的检查与消除方法 代数法消除逻辑冒险 用卡诺图消除逻辑冒险 用惯性延时电路消除逻辑冒险 3.9.3 功能冒险的消除方法 习题 * 3.9.1 竞争冒险现象及其原因 3.9.2 逻辑冒险的检查和消除 3.9.3 功能冒险的消除 产生正跳变脉冲的竞争冒险 竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象; 如门的延迟时间为0，则输出 F恒为逻辑0。 如门的延迟时间不为0：则由于G1的延迟，A的下降沿要滞后于A的上升沿，最后在输出端产生尖脉冲。 冒险：由于竞争而引起电路输出发生瞬间错误。表现为输出端出现了原设计中没有的窄脉冲（毛刺）。 A F d e g tpd 2 1 G2 1 A C B F d g e G1 G3 G4 信号经过任何逻辑门电路时都会有一定的延迟 所以如果信号从输入到输出的过程中，在不同通路上经过的门的级数不同，或者各个门电路平均延迟时间不同，就存在着竞争，并可能出现冒险。 竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。 3.9.1 竞争冒险的现象及其原因 A B F 门的延迟示意图 产生正跳变脉冲的竞争冒险 产生负跳变脉冲的竞争冒险 有竞争无冒险 逻辑冒险是指只有一个输入逻辑变量发生变化所产生的冒险 代数法检查 检查表达式是否可在一定条件下成为 卡诺图检查 观察是否存在“相切”的卡诺圈 画卡诺图，并按原表达式形式画出合并圈 观察两个合并圈之间是否有相邻最小项（相切） 逻辑冒险 解：变量A和C具备竞争的条件, 应分别进行检查。 ? 检查C： ? C发生变化时不会产生险象. 3.9.2 逻辑冒险的检查与消除方法 ? 检查A： ? 当B=C=1时, A的变化可能使电路产生险象. 3.9.2 逻辑冒险的检查与消除方法 因此当B＝D=1，C＝0时，电路可能由于A的变化而产生险象。 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 1 1 3.9.2 逻辑冒险的检查与消除方法 3.9.2 逻辑冒险的检查与消除方法 增加冗余项 代数法 卡诺图 增加惯性延时电路 用选通脉冲（时间门）取样 例：原电路对应的函数表达式为 根据公式 增加冗余项BC，有 B=C=1时, 函数由F＝A＋A变成了F＝1 消除逻辑冒险后的电路 卡诺图中增加冗余圈以消除“相切” 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 增加乘积(冗余)项 消除了C跳变时对输出状态的影响，从而消除了冒险。 当A= B = 1时， 图 3.5.2 图3.5.3 1 1 G5输出为1， G4输出亦为1 ； 在电路的输出端连接一个惯性延时环节，通常是RC滤波器。 … 组合电路 x1 x2 xn F F C R F t F t 电容器容量为4~20pF之间 1. 惯性延迟 4~20pF 输出端电容器致使输出波形上升沿和下降沿变化变慢，可对于很窄的负跳变脉冲起到平滑的作用，但也降低了电路工作速度 2. 时间门选通 *