电子设计自动化第七讲【荐】.pptVIP

上节回顾 函数（Function） 所有的参量都是输入，只能返回一个值（return xxx；） 过程（Procedure） 参量有输入/输出/双向，通过输出参量可以返回多个值 Return语句只是结束进程，不返回值。 要点： 1.内部只能使用顺序语句 2.定义位置-包，结构体，进程 在包中定义需写函数（过程）头 3.3使用VHDL语言描述基本逻辑电路 VHDL设计者必须知道所描述的语言对应的电路 熟悉数字电路中一些常见电路的描述是进行大规模系统设计的基础 3.3.1 RTL电路模型 在目前的TOP－DOWN设计方法中通常采用的就是寄存器传输级（Register Transfer Level? ）描述 一点建议 大家在练习中，对于简单电路可以使用Quartus综合后观察它的RTL视图，比较自己对模块的基本理解，可以提高对VHDL描述和综合的认识。 组合逻辑电路 组合逻辑在很大程度上决定着电路的面积和速度. 在任何时刻电路的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系。 在电路结构上基本是由逻辑门组成，只有从输入到输出的通路，没有从输出反馈到输入的回路。 虽然逻辑电路由于具体问题的不同而千差万别，但其中也有若干种电路在各类数字系统中大量的出现，并且其它许多电路都是在它们的基础上变化得到的。 组合逻辑-多选电路 在数据传输过程中，有时需要将多路数据中的某一路挑选出来，完成这种功能的逻辑电路称作数据选择器。 多选电路电路主要由两类输入信号：被选择的多路数据和选择信号。 根据选择信号作用的方式不同：具有优先级的多选电路和不带优先级的多选电路。 带有优先级的多选电路 无优先级的多选电路 组合逻辑-译码器 CASE Ain IS WHEN “000”= Yout= ； WHEN “001”=Yout= ； WHEN “010”=Yout= ； WHEN “011”=Yout= ； WHEN “100”=Yout= ； WHEN “101”=Yout= ； WHEN “110”=Yout= ； WHEN “111”=Yout= ； WHEN others =Yout= （others=‘0’）； END CASE； END IF； END PROCESS； END decoder； 算术运算电路 Info: Longest tpd from source pin operand_b[2] to destination pin result[4] is 12.706 ns 四位乘法器 Info: Longest tpd from source pin operand_a[3] to destination pin result[5] is 17.488 ns 关系运算电路 ARCHITECTURE RTL OF comparer IS BEGIN PROCESS(a,b) BEGIN equal=0; greatthan=0; lessthan=0; IF a=b THEN equal=1; ELSIF ab THEN greatthan=1; ELSE lessthan=0; END IF; END PROCESS; END RTL; 8位相等比较器 ARCHITECTURE RTL OF equal IS BEGIN PROCESS(operand_a,operand_b) BEGIN IF operand_a=operand_b THEN result=1; ELSE result=0; END IF; END PROCESS; END RTL; 时序部件 时序逻辑电路在任一时刻的输出信号不但与当时的输入信号有关，而且还依赖于电路原来的状态，因此这类电路必须具有记录过去状态的能力。 时序逻辑电路中最基本的记忆部件就是就是触发器（flip-flop）和锁存器（latch）。 大