第4章集成锁相环.ppt

2006-9-27 第4章 集成锁相环 锁相技术可广泛用于广播电视、雷达通信、频率合成、信号自动跟踪、自动控制、FM解调、电机稳速、抑制电网干扰、时钟同步等领域。 本章首先介绍锁相环的基本概念，然后重点介绍CMOS集成锁相环CD4046的工作原理与使用技巧。 4.1 锁相环简介 所谓锁相，就是实现相位同步。能使两个电信号的相位保持同步的闭环系统叫锁相环（Phase Locked Loop：PLL）。典型的锁相环主要包括三部分：相位比较器（PC，亦称鉴相器）；低通滤波器（LPF）；压控振荡器（VCO）。 4.1 锁相环简介(续) 相位比较器一端接输入信号Vi(t),另一端接比较信号Vo(t)。Vo(t)即压控振荡器的输出信号。比较器将Vi(t)与Vo(t)的相位进行比较，产生一个与二者的相位差Δφ成正比的误差电压Vφ(t)。 4.1 锁相环简介(续) Vφ(t)再经过低通滤波器滤除高频分量，得到平均值电压即控制电压Vd(t)加到VCO的控制端，使之振荡频率 f2向输入信号频率f1靠拢，二者频率差迅速减小，直至Δf = 0，f2 = f1。 4.1 锁相环简介(续) 当Δf = 0时，这两个信号的频率相同且相位差Δφ保持恒定（同步），称作相位锁定。 4.1 锁相环简介(续) 这一过程称作“捕捉”过程。能够最终锁定的最大初始频差，叫锁相环的“捕捉范围”。一旦锁相环被锁定在输入频率f1上，它就能在一定的频率范围内自动跟踪f1的任何变化，此频率范围叫“锁定范围”。 4.1 锁相环简介(续) 显然锁相环总是先捕捉信号，然后再锁定。由于对锁相环电路而言，完成捕捉要比锁定更困难，因此锁相环的捕捉范围一般要小于锁定范围。 4.1 锁相环简介(续) 需要说明，当 f2≠f1 时，Vφ(t)代表的是频率差，这对应于捕捉过程； 当 f2 = f1 时，Vφ(t)代表相位差。对应于锁定过程。 4.1 锁相环简介(续) 锁相环属于负反馈系统，其信号流程为： 4.1 锁相环简介(续) 使用锁相环时一般会在负反馈线路中插入一个运算器。若分别加除法器（÷N）、乘法器（×N）、加法器（＋N）、减法器（－N），锁相环的输出频率f2就依次为Nf1、f1／N、f1－N、f1＋N，如图所示。 4.2 集成锁相环的工作原理 CD4046是目前国内外最常见的集成锁相环，其同类产品为MC14046、CC4046，均属于CMOS集成电路。74HC4046则属于高速CMOS电路。 锁相环器件还有美信公司的MAX2395； 4.2 集成锁相环的工作原理(续) CD4046的特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。 4.2 集成锁相环的工作原理(续) CD4046采用DIP－16 封装，管脚排列如图所示。各管脚的功能如下：PHI1为输入信号端，PHI2为比较信号输入端。PHO1是相位比较器I的输出端，PHO2是相位比较器II的输出端。 4.2 集成锁相环的工作原理(续) PHO3为相位输出端，当环路入锁时呈高电平，环路失锁时为低电平，此端通过晶体管后去驱动发光二极管，可构成入锁状态指示电路，入锁时灯亮。 4.2 集成锁相环的工作原理(续) VCOI、VCOO分别为压控振荡器的控制端、输出端。INH为禁止端，接高电平时禁止压控振荡器工作。DEMo是解调输出端，用于FM解调。Z为内部独立的齐纳稳压管的负端，其稳定电压Vz≈5V、在与TTL匹配时可作辅助电源。 CD4046的工作原理 CD4046的逻辑框图如图所示。主要包括相位比较器Ⅰ和Ⅱ、压控振荡器VCO、线性放大及整形电路A1，另需外接阻容元件构成低通滤波器。 CD4046的工作原理(续) 输入信号VI从14脚输入后，经过A1进行放大和整形，加至相位比较器Ⅰ和Ⅱ的输入端。图中将开关S拨到第2脚，相位比较器Ⅰ就把从第3脚输入的比较信号与输入信号VI进行相位比较，由第2脚输出的误差电压Vφ即反映出二者的相位差。 CD4046的工作原理(续) Vφ经过由R3、R4、C2组成的低通滤波器滤除高频之后，就获得控制电压Vd (电压的平均值) ，加至VCO的输入端来调整其振荡频率，使f2迅速逼近于Nf1。VCO的输出再经除法器（÷N）进行N分频后，送至相位比较器Ⅰ，继续与VI，进行相位比较，最后使： CD4046的工作原理(续) 二者的相位差为一恒定值，实现了锁相。由： 容易推导出： CD4046的工作原理(续) 这表明，尽管从局部上看使用除法器完成的是N分频，但就锁相环整体而言则实现了N倍频。因此，利用锁相环可以构成N倍频器，N是除法器的分频系数。 CD4046—