运用高速DSP芯片设计突发解调终端.pdfVIP

运用高速DSP芯片设计突发解调终端 张琳 冯富元 (信息产业部电子第五十四研究所) 摘 要：本文结合研制课题，讨论了t新高速DSP处理嚣在641[bps突炭调制杆调蚌壤的应用．概要地 介绍了C620I的特点和内部资器，夏在软件仿真和开发中所做的一些工作．为今后在遣方面的研究奠定了基 础． 1 引言 通信技术数字化，及软件无线电思想，已成为今后发展的必然趋势．近年来。随着计算 机技术、数字信号处理技术和集成电路的快速发展，为通信系统的数字化设计带来了便利条件． 数字化设计的主要特点是系统中某些功能由软件实现。同时考虑到研制设备的体积、成本、集 成度、最终需求等要求，应根据具体情况具体对待。现结合我们正在研制的低速率突发调制解 调终端，谈谈最新数字处理芯片在设计中的～些应用。 这里所设计的解调终端，信息速率在2．4kbps至64Kbps之间可选．调制方式以0PSE为主。 同时可适用于O-O|PsK、7r／4QPSx等其它的调制方式．由于数据速率范围宽，信道中各种滤波 器的设计难度较大，兔其是收端的抗混叠滤波器和匹配滤波器．因此，在硬件电路设计上蔓选 择可变带宽滤波器来完成． 为提高解调器的灵活性，便于研制成果能推广应用到其它课题及相关领域，有利于参敷的 修改和移植，体现数字化设计方法，调制解调的主要功能都由软件实现．但是．用数字方式进 行处理时会受到数字信号处理芯片处理速度的制约．目前，如用数字芯片进行中高速MoD髓的 研制就具有一定的困难．我们所傲设备的最高速率为64Kbps，如采用4倍采样．则一般的DSP 的处理速度根本不够。因此，我们选用了TI公司生产的最新高速CP【『产品——11ls320c6x系 列中的C6201，经初步估算，其处理能力能够满足系统的要求。 2计算机仿真 在进行C62X的软件开发之前，我们首先对系统所涉及的各项功能进行了计算机仿真。仿 真的主要目的，是为下一步的软件开发打下基础．在仿真程序中，对成形滤波、差分编译码、 载波误差提取等部分进行了模拟，通过仿真能初步掌握调制解调中相关的数学运算及算法设 计，进行数字锁相环最佳参数的选择． 同时，由于C6201的汇编语言为标准C语言和行汇编的混合编译语言，所以仿真程序中的 某些功能块可方便地移檀到C6201的汇编解调程序上． 在计算机仿真程序中，可选用DQPSK或n／4DQPSK中的任一种调制方式．发端模拟产生一 串随机数据，分两路作为同相与正交支路．然后进行数字滤波．滤波采样率是数据速率的2倍 或4倍(可任选)，在时域进行卷积运算后，即得到成形滤波后的基带波形，在计算机上可绘 -tl 出此时的眼图波形。发端采用差分编码，收端用二阶自适应数字锁相环完成载波相位的跟踪和 锁定后，再对解调数据进行差分译码。在无噪声情况下，误码测试结果为零：当在解调输入端 加上白高斯噪声．可在不同的信噪比下计算出相应的误码率。 此计算机模拟程序还能绘出不同调制方式下发端差分编码后的相位图、成形滤波后的眼图 和收端在有无噪声情况下进行数据恢复后的相位图。 3 TMS320C6201的特点及内部资源 何一种DSP芯片都无法比拟的。 VclociTI结构．它的指令码灵活，数据类型多样化，并 TMS320C6201(以下称’C62X)使月j 突破了取指令瓶颈。内部时钟可高达200MHz，CPU配有32个寄存嚣和8个功能单元．使得 运行速度可高达1600MIPs。另外，内存多样，辅助接口齐全．’C62X还配有一整套优化开发 [具，简化开发过程，提高开发效率．下面对C62X的特点和内部资源作以简要介绍。 ～、CPU (1)时钟最快可以达到200Mltz l PLL)用于产生CPU时钟．它有两种方式供选择：X C62X内部置育时钟锁相环(CLOCK 钟下．即单指令周期为5m． Unit) (2)8个功能单元伊