数字时钟实验报告.docVIP

嘉应学院 电子信息工程学院 数电综合实验报告之 数字时钟课程设计报告 专 业 电子信息工程 班 级 102班 本人姓名、座号 谢灵敏 30号 任课教师 龚昌来 实验教师 龚昌来 目录 一、 课题背景 3 1.1 课题研究背景 3 1.2 课题研究意义 3 二、 课题研究内容 4 4 2.2 多功能数字钟原理分析 4 2.3 常用元件功能介绍及EWB仿真测试 4 2.4 多功能数字钟的EWB仿真设计 4 2.5 多功能电子钟的总体框图 4 三、元件介绍 5 3.1 555定时器的介绍 5 555定时器的构成及原理 5 555定时器的功能 6 555定时器基本功能测试 7 555定时器1HZ脉冲输出的计算 9 3.2 4LS90计数器的介绍 10 3.3 CD4511译码器的介绍 11 四、 电路的仿真 14 4.1 EWB仿真 14 五、 数字时钟原理电路实物图 16 5.1 数字时钟原理图： 16 5.2 数字时钟电路图 17 5.3 实物图 18 六、 课程设计的体会 19 一、 课题背景随着计算机在国内的逐渐普及，课题研究内容 三、元件介绍 3.1 555定时器的介绍 555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。  555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。 555定时器的构成及原理 555定时器的集成电路引脚如2-1图所示1脚为接地端（GND）、2脚为低触发端（ ）、3脚为输出端 （OUT）、4脚为复位端（）、5脚为控制电压端（CO）、6脚为高触发端（TH）、7脚为放电端（D）、8脚为电源端（VCC）。 555定时器由分压器、比较器、基本RS触发器和放电三极管等部分组成，其内部电路图如图2-2所示。分压器由三个5的等值电阻串联而成。分压器为比较器、提供参考电压，比较器的参考电压为，加在同相输入端，比较器的参考电压为，加在反相输入端。比较器由两个结构相同的集成运放、组成。高电平触发信号加在的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器端的输入信号；低电平触发信号加在的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器端的输入信号。基本RS触发器的输出状态受比较器、的输出端控制。 是复位端，当其为0时，555输出低电平。平时该端开路或接VCC。 CO是控制电压端（5脚），平时输出作为比较器的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。 VT为放电管，当VT导通时，将给接于脚7的电容器提供低阻放电电路。 555定时器的功能 当复位控制端（TH）的电压大于时，写为VTH=1,当复位控制端（TH）的电压小于时，写为VTH=0。当置位控制端（）的电压大于时，写为VTR=1,当置位控制端（）的电压小于时，写为VTR=0。 555定时器有“低触发”、“高触发”和“保持”三种基本状态。 （1）当低触发端输入电压小于且高触发端输入电压小于时，VTR=0，VTH=0，比较器输出为低电平，输出为高电平，基本RS触发器的输入端=0、=0，使Q=1，=0，经输出反相缓冲期后，OUT=1，T截止。这时称555定时器“低触发”。 （2）若低触发端输入电压大于且高触发端输入电压小于，则VTR=1，VTH=0，==1，基本RS触发器保持，OUT和T状态不变，这时称555定时器“保持”。 （3）若高触发端输入电压大于则VTH=1，比较器输出为低电平，无论输出何种电平，基本RS触发器因=0，使=1，经输出反相缓冲器后OUT=0、T导通。这时称555定时器“高触发”。 CO为控制电压端，在OUT端加入电压，可改变两比较器、的参考电压。正常工作时，要在CO和地之间接0.01 uF (电容量标记为103)电容。放电管T的输出端为集电极开路输出。以上原理综合分析见下表2-1。 表2-1 555定时器的功能表 输入 中间状态 输出 放电管状态 高触发端 低触发端 直接复位 Q × × 0 × × 0 导通 1 0 1 0 导通 1 1 1 保