ISA总线 引脚数.docVIP

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
码和缓冲器被选通。保持时间没有表示出来,然而它是存在的。通常保持时间是通过在 WRITE 完成之后或对于 READ 是在总线上出现数据之后,延迟 SLAVE 信号一个保持时间而被加进受控设备的。而主控接收到受控信号的转变之后,使它的动作推迟一个保持时间也同样可以把保持时间加到主控设备上。 全互锁异步协定的优点主要可靠性以及在处理通过较长总线连接且具有各种不同响应时间的设备时的高效率。 ⒊ 半同步总线 因为异步总线的传输延迟严重地限制了最高的频带宽度,因此,总线设计师结合同步和异步总线的优点设计出混合式的总线,即半同步总线,半同步总线的定时信号如图 8-4 所示。 这种总线有两个控制信号,即由主控来的 CLOCK 和受控来的 WAIT 信号,它们起着异步总线 MASTER 和 SLAVE 的作用,但传输延迟是异步总线的一半,这是因为成功的握手只需要一个来回行程。对于快速设备,这种总线本质上是由时钟信号单独控制的同步总线。如果受控设备快得足以在一个时钟周期内作出响应的话,那么它就不发 WAIT 信号。这时的半同步总线像同步总线一样地工作。如果受控设备不能在一个周期内作出响应,则它就使 WAIT 信号变高,而主控设备暂停。只要 WAIT 信号高电平有效,其后的时钟周期就会知道主控设备处于空闲状态,当受控设备能响应时.它使 WAIT 信号变低,而主控设备运用标准同步协定的定时信号接收受控设备的回答。这样,半同步总线就具有同步总线的速度和异步总线的适应性。 8.2 PC 总线 PC 总线又称为在板局部总线。 即只是单板机上的 I/O 扩展总线,不支持多主 CPU 的并行处理,不存在多 CPU 共享资源,不存在也不需要总线仲裁。 PC 机采用开放式的结构,即在底板上设置一些标准扩展插槽 (Slot) ,要扩充 PC 机的功能,只要设计符合插槽标准的适配器板,然后将板插入插槽即可。 ? 一、 ISA 工业标准总线 ISA 是工业标准体系结构 (Industrial Standard Architecture) 的缩写,是一种在原始 IBM PC 引入的 8 位总线结构, 1984 年在 IBM PC/AT 中将其扩展到 16 位。 ISA 是现代个人计算机的基础,是目前市场上大多数 PC 系统采用的主要体系结构。 1 . 8 位 ISA 总线 主要用在早期的 IBM PC/XT 计算机的底板上,共有 8 个插槽。常称为 IBM PC 总线或 PC/XT 总线。它具有 62 条“金手指”引脚,引脚间隔为 2.54mm 。各引脚的安排如图 8-5 所示。总线信号功能列于表 8-1 。 2 . 16 位 ISA 总线 1984 年 IBM 公司推出 286 机( AT 机)时,将原来 8 位的 ISA 总线扩展为 16 位的 ISA 总线,它保持原来 8 位 ISA 总线的 62 个引脚信号,以便原先的 8 位 ISA 总线适配器板可以插在 AT 机的插槽上。同时为使数据总线扩展到 16 位,地址总线扩展到 24 位,而增加一个 表 8-1 8 位 ISA 总线引脚功能 元件面 焊接面 引脚号 信号名 说明 引脚号 信号名 说明 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 10 A 11 A 12 A 13 A 14 A 15 A 16 A 17 A 18 A 19 A 20 A 21 A 22 A 23 A 24 A 25 A 26 A 27 A 28 A 29 A 30 A 31 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 AEN A 19 A 18 A 17 A 16 A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 输入 I/O 校验 数据信号,双向 数据信号,双向 数据信号,双向 数据信号,双向 数据信号,双向 数据信号,双向 数据信号,双向 数据信号,双向 输入 I/O 准备好 输出,地址允许 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 地址信号,双向 B 1 B 2 B 3 B 4 B 5 B 6

您可能关注的文档

文档评论(0)

638922bb + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档