FPGA在PCI设计中的应用.pdfVIP

信号处理 FPGA在PCI设计中的应用 孟宪元胡立荣 (清华大学电子工程系) 【捕要l在分析器件电气性能和时序要求的基础上，本文介绍从P0技术条件出发．利用FP(谴器件设计PC! 总线接口，包括设计满足PcI总线协议和时序要求的逻辑电路，和即插即用的软件配置。达到可在一个电气匕兼 容的器件中实现信号处理等后螭的应用． I关键i司】：PCI总线FPGA ‘ 一、引 言 PCI总线的技术条件是一个对高带宽和高性青色应用较理想的接口协议，PC3接口也提供与处理嚣无关的低功 牢、低引腿数和自动配置的优点．正是这些优点和它的高性能，使PCI成为量通用的总线标准．但是PCI有严格 的电气、功能和时序的要求．很难在任何工艺条件下禚足，因而给设计造成困难． 在电子技术发展到单片集成系统的时代．当采用可编程ASIC来实现备种f青号处理的应用时．也越来越多地 使用PCI总线接口，所以利用CPLD、FPGA等器件来集成全兼容的Pa接口和专用的信号处理等后端设计，这 与设计AsIc来实现相比较，具有设计周期短、成本低、风除小等特点．还可在开发中或明场通过软件更新设计． 本文介绍利用Xil_inx的FI，GA进彳亍PC!总线接口的设计，包括其硬件实现和软件的即插即用配置．由于不 采用PC3Co佗而从PCI总线技术璺求开始。因此需要深入理解Pa总线的技术条件和FPc认结构二者带来的限 制。为满足PCI总线的协议和时序设计相应的逻辑电路。并可在—个电气上兼容的嚣件中实现信号处理的应用． 二、器件的电气和时序技术条件 1．电气技术条件 PC：I技术条件给出了决定Pa兼容性的—组电气技术指标，这些包括工作玮境和I幻缓冲嚣的技术指标-设 计者在考虑开发一个PC3总线的接口之前，必须根据应用的要求选择合适的FPGA嚣件． PCI总线可以运行在5V和3．3V两种工作环境下．当前。最常见的工作环境是5V，但是随着器件的密度不 断提高，深亚徽米工艺的嚣件和嵌入式的系统常常是3．3V的工作环境．因此，重要的悬确定什么样的摹件可以 运行在要求的工作环境下．对于3．3v的系统，仅33V的器件可利用#但是对于5V倒工作环境，5V或3．3V的 器件一般都可以利用． PCI总线接口的优点之一是低功串接口，嘲总线是同步的和采用反射波转换的优点．反射波转换允许驱动 器提升信号的电压仅一半的方式．信号向下传播到总tt上，反射并提升电压到要求的电平．按Pa总线的技术条 件，信号有10ns时间来反射和返回传播．器件的输出缓冲器能移在要求的一个单次反射的时问内转换总线是量 重要的． ． 此外。输入缓冲器必须利用箝位=撮管，对两种工作环境，缓冲器必须茸B箝位刭地。但是对于3,3V器件也 一 必须能技工作环境箝位到5V或3．3V· j6 2．时序要求 除了在电气上能够兼容。FleA也必须满足PcI总线协议的时序要求，这些时序要求是从封装睫到封装腿 来测定的．Pa总线技术条件允许PcI器件运行在高达33Ⅶ{z的任何频率．Pa时钟可以运行在0到33MH善的 任何频串，且可以在任何时间改变．所以最小允许的时钟周期是30ns．在此时钟周期期阿，此技术条件允许10ns 为波传播．除此之外，技术条件也允许从一个PCI器件到另一个PCI器件的时钟扭曲为2ns。 上述技术条件的要求意味着40％的时钟周期在信号和时钟的分配上损失．剩下的]Sns在时钟姗出靖和时