基于CPLD的FFT处理器的设计.pdfVIP

信号处理 523 基于OPLD的FFT处理器的设计 陈伯孝 许辉’ 张守宏 (西安电子科技大学雷达信峙处理重点实验室，西安，710071) (·西安丈庸电信公司研究开发中心，西安，710075) 处理器的设计方法．并给出丫功能仿真结果． 关键词：可编程逻辑器件、FFT、数字信号处理 众所周知，快速付氏变换(FFT)是一种最基本的数字信号处理方法，已广泛应用于通信、语言信号处 理、雷达等众多领域．尽管过去出现了一些类似于TMc2310之类的FFr专用：器片．但其速度和处理点数受 到一定的限制；后来H{现了BDSP9124之类的高速DSP芯片，但其价格比较昂贵，并且需要一定的外围电路。 现场可编程门阵列(FPGA)是由许多较小的逻辑单元组成的内部阵列组成，可以由用户进行编程以实现所需逻 辑功能的数字集成电路。由于它具有集成度高、使用夏括性较大、价格便宜、可进行功能仿真畸时序分析等 优点，因此它已广泛应用于数字系统的设计和实现中．特别是近几年来。由于微电子技术的迅猛发展，FPGA 的备项性能指标都得到大大改进，并出现了复杂的可编程逻辑器件(CPLD)，其规模越来越大。功能越来越 齐全。FPGA在现代数字系统设计中占据r越来越重要的地位。常用的数字信号处理方法，如FFT、FIR等， 都町以比较方便地用FPGA来实现．例如，采用速度为3 u 只需250s。表1比较了几种器件完成1024点FFT处理时间，可见其处理时间比可编程DSP要快，但比一 些专用DSP芯片要慢。 表l 1024点FFT处理时问比较 处理器 ． 时钟(MHz) 时问(“s) 数据格式 ADSP21060 40 460 浮点 TMS320(：40 60 1300 浮点 BDSP9124 60 54 块浮点(16位) PDSPl65lO 40 98 块浮点(24位) 芯片设计FFT处理器的方法． 二、FFT基2的蝶形运算 FFT计算中主要是通过基2的蝶形运算来完成的．基2的蝶形运算如图1所示．其输入信号为％=而．+j *。和鼍=颤。+j*。，其中始．、j孓。分别为其实部，*一置。分别为其虚部．输出可表示为 一．=工。+工。=伍胁+石矗)+舡h+zh) (1a) 4；(xo—X。)峨 (1” 其中， ‘ Q) 孵=如一’…”)+=cosOt—jsinO★，0^=2rdc／N 524 信号处理 矗 』1 五 蔓j三』“ 图1基2的蠕形运算 将式(2)代入式(Ib)，胄 一-=(．rh—Zh)cosD·+(Xh_Zm)sine‘… +Ⅱ(|=|『加一互血)(一sineI)+(zh一工h)cos0I】 令工^=石h—x舳，上，=彳h—Xm，代入式(3)有 (4) 4=z^cosot+J，sinOI+Ⅱz^(-sine。)+X，cosOt】 由此町见．输ffj』．埘青，只需对两个输入数据的实部和虚部之差．并通过查表获得