DDS在FPGA中的实现.pdfVIP

DDS在FPGA中的实现 周宽裕 北京市2651信箱5号，100084 产生频率在l(1Hz～2MHZ范围内任意可变的时钟信号的实现方法，孩方法既能够很好地 满足实际工作的需要，又价格低廉。 f关键词J频率合成，DDS，FPGA 一、概述 在某遥测专用设备的研制任务中，需要产生～个分辨车为lHZ，频率在10HZ一2MHZ 范围内任意可变的时钟倩号．在初步的方案设计中，曾考虑采Fn模拟锁牛日环实现，但由于 该时钟信号的频率覆盖了5个倍顿程，且顿率分辨率璎求高，难于用单一的锁相环鼢实现： 如果使用复合锁相环路，不仅电脐复杂，而且需要设计多个低通干¨斜}通滤波电路，实际困 难也{K大；后米，在充分论证和实验n勺基础上，我们将DDS技水平¨FPGA技术结合起来， 成功地完成了哎计任务，结球既能很好地满足了实际任务要求，所需赀j”义很低，且具有 良好的性能价格比． 二、DDS的简单原理 直接数字频率合成器(简称DDS)是一种较新的频率合成方法，它是从相位的概念出发 实现频率合成的，采用了数字取模技术，萁输出信号具有高精度、高分辨率．频率变换快 速等突出优点，已在仪表、雷达、通信等许多领域得到了广泛的应用，不少公司也已推出 许多通用的DDS集成电路。 DDS由相位累加器、正弦ROM表、敬模转换秣(D／A)以及低通滤波器等组成，在输入 参考时钟的控制下，由频率控制字M决定相应棚码，寻址ROM，输出不同的幅度编码， 由数模变换器形成对应的阶梯波，最后经过低通滤波产生所需频率的连续变化波形，参见 图l给出的DDS原理示意图。 圈1．DDS系统示意圈 对于具有N位的相位累7Jfl器，DDS系统的输出频率Fo、频率控制字M和输入频率 Fc满足表达式①的关系： Fo=M×Fc÷2^N ．．① 在参考时钟频率Fc一定的情况下，输出信号的频率Fo决定了频率控制字M，而累加 器的位数N决定了输出信号的频率分≯#率，ROM表的位数决定了DDS的相位分辨率，同 时决定了输出频率的相位量化噪声的大小，D／A变换的位数则决定了D／A幅度量化噪声的 大小。由于输出信号的波形是由存人ROM的幅度编码决定的，能够随意没定，因此该方 法不仅可以产生正弦波信号，乜能够产生具有任意波形的周期输出信号。 DDS的～种简单类型是脉冲输出式的DDS，如图2所示，它由全加器和寄存器组成 的相位累加器构成。设有N位全加器和N位寄存器，频率控制字为M，在参考时钏，Fc的 控制下，以时钟周期Tc=I／Fc对M进行累力¨，当结果超过累加器的满量程值2^N一1时， 将得到累加器的进位输出，其频率Fc巴满足前述式④的关系．在有些资料中．这类DDS 岜被称为数控振荡器(NCO)。 进位位 输：n信号Fo ． ’ 厂』彳—F] 频率 N比特i N比特{ 参考时钟Fc I 剖控fl；-,FS(M)三竺H：二：：|1 JL-．．-__．--_．-_．--一 图2脉i,l,fi自出型的DDS原理 三、DDS和FPGA技术具体应用一例 对于脉冲输出型的DDS，其全：JJlI器和寄存器全部是数字电蹄，因此可以用FPGA具体 实现．在某遥测专用设缶的设计任务中，我们就采月j了DDS和FPGA技术扭结合的办法， 成功地设计出频率在l～2MHZ范豳内f壬意可变的吲‘钟输出信号，参见图3给出的可变频 率的时引r信号产生电酶的原理榧圈和㈢4绐出的FPGA内部实现DDS的原理框图， 10MHZl正jl方 内外参考l 130MHZ 频率控制字(M) 温补旧k形啊 自动选择L—√带迎 晶振—刻电F*}厂 电踏 l滤波器 DDS 输出信号 合成电路 J【JMHZ 整j