第5章TMS320C2812硬件设计.pptVIP

第五章 DSP系统硬件设计 典型供电电路 电源的纹波处理 复位电路 上电自动复位+手动复位 典型的复位电路 典型的复位电路 典型的复位电路 正确接地的概念 电源的接地问题 多点接地的概念 数字地与模拟地的分离 芯片内部的接地问题（数字部分小电流） Sensitive analog components such as amplifiers and voltage references are always referenced and decoupled to the analog ground plane. The ADCs and DACs with low digital currents should generally be treated as analog components and also grounded and decoupled to the analog ground plane. 混合信号处理器件的接地（单板、数字部分小电流） 混合信号处理器件的接地（多板、数字部分小电流） 接地问题非常复杂，没有任何一种方法是万能的。 不同的方法性能不同，也可能相同。 一块PCB上至少要指定一个地层。 开始时，尽可能将模拟地和数字地在布置上分开。 预制焊盘或过孔，用于安装Schottky二极管或磁珠，连接模拟地和数字地。 预制跳线，将混合器件与模拟地或数字地连接。 预制一些焊盘或跳线，以便多点实现模拟地与数字地的连接。 电路板的外形 电源的噪声抑制与滤波 开关噪声的抑制方法 电容的种类 电容的等效电路及脉冲响应 电解电容的阻抗频率特性 磁珠的特性 特别适用于滤除25kHz干扰 多种容量和形状，包括的电阻型磁珠 高频阻塞特性 理想高频滤波元件 低直流损耗 高的饱和电流 选择依据: 干扰源及其频率 干扰频率点的阻抗要求 环境:温度，交直流场强,尺寸要求 磁珠的阻抗频率特性 电源的退耦问题 电源的退耦问题 电源的退耦问题 退耦电容的选取和接地原则 尽可能选高耐压电容，这可以减小ESR, 提 高滤波性能。 (2) 接地线要尽量短而宽，减小压降，降低电感。 (3) 尽量选择表贴元件，减小引出电感，并尽 可能使接地线更短。 (4) 尽量采用大面积地层。 时钟电路 基本时钟电路 模数电路间的时钟传递 数字隔离电路 光电隔离 隔离变压器（单通道） 隔离变压器（多通道） 碱性电池放电特性 典型CMOS电路的驱动结构 输出级由PMOS和NMOS构成，当输出为“高”时，PMOS导通，NMOS截止；当输出为“低”时，PMOS截止，NMOS导通。通常，功率级的电源与地和控制级的电源与地是隔离的。 低电压逻辑电路电平标准 利用FET的+3.3V / +5V双向接口 带电源变换的收发器 3.3V到2.5V接口 +2.5V 到 +3.3V 接口 74VCX164245 74VCX163245 典型电平转换芯片 高速逻辑的处理 阻尼电阻 分布式时钟 双向传输线 SINGLE TRANSMISSION LINETERMINATED AT BOTH ENDS 存储器的选择 存储器的种类（RAM/ROM） 存储器的位宽（4位，8位，16位，32位） 存储器访问速度（动态存储器，静态存储器） 存储器的容量（地址范围） 控制信号的接口 电平匹配问题（三总线） ADC/DAC的选择 接口形式（串行，并行，缓冲，电平匹配） 速度（转换速度，通过率） 误差和分辨率（孔径误差，信号电压幅度） 访问方式（中断，查询） 校准问题（硬件校准，软件校准） 调理电路（放大器、信号选择器） 电源要求（电源与信号的匹配问题，噪声要求） 硬件设计中的检查项目 硬件设计中的检查项目 第五节 ADC/DAC的扩展 磁珠（可选） 电源线 电源线 退耦 电容 退耦 电容 到地层 的过孔 到地层 的过孔 PCB走线 PQFP PACKAGES 电容布置在背面 电容布置在正面 BALL GRID ARRAY (BGA) PACKAGE 电源的退耦问题 PBGA PACKAGE 第二节 时钟与数字隔离电路 典型参数 ? CL = 12 pF ? CL1 = CL2 = 24 pF ? Cshunt = 6 pF ? ESR range = 25 to 40 Ω 高压隔离栅 数字隔离电路 数字隔离电路 第三节 电平兼容问题 VCX translator 74VCX164245 高速逻辑的处理 DSP DSP DSP DSP DSP 分布式时钟 DSP DSP DSP DSP DSP DSP DSP DSP DSP 第四节 存储器的扩展 * * 第一节电源与复位电路 电源 变压器+整流器+稳压+滤波 DC/DC（AC/DC）