一种Viterbi译码器的设计.pdfVIP

蒋辜袭霸 应用方法论 127 一 种Viterbi译码器的设计 张文博 ，田亚菲 (兰州大学信息科学与工程学院，甘肃兰州 730000) 摘 要 卷积编码和viterhi译码是广泛使用的信道编码技术。本文阐述了卷积码和Viterbi译码的基本原理，并且采用VHDL硬件编程语言来 进行编程，最后用Modelsim对程序进行仿真和验证。 关键词 Vilerbi译码 ；VHDL；Modelsim仿真；验证 中图分类号 TP 文献标识码 A 文章编号 1673—9671一(2011)032—0127—01 卷积码及Viterbi译码是一种纠错性能好且硬件实现简单的信道编解 个状态的路径度量，输出为溢出控制之后的64个状态的路径量度，并保 码方案。它在编码过程中，卷积码充分利用了各码字间的相关性，而且 证存储到下一次更新，让加比选模块读出。 它的信息元和校验元也比分组码小，在与分组码同样的码率R和设备复 杂的条件下，无论从理论上还是从实践上都证明卷积码 的性能至少不 比 分组码差；而且卷积码在实现最佳译码也较分组码容易。所以从信道编 码定理来看，卷积码是一种非常有前途的码类。 1Viterbi译码器的基本结构 Viterbi译码算法属于概率译码，根据后验概率计算方法的不同， Viterbi算法又可分为硬判决和软判决译码。译码过程中采用汉明距离累 加的方法称为硬判决，采用欧氏距离的方法称为软判决译码。Viterbi算 法是卷积码在AWGN (加性高斯白噪声)信道下的的最佳译码的算法， Viterbi译码算法的核心是ACS，按照最大似然概率准则向前不断延伸所 有可能的最佳译码路径。本文以 (2，1，7)卷积码为例，说明Viterbi卷 积译码原理。 图2Viterhi译码器结构 图 1)分支度量计算模块。分支度量模块计算进入当前状态的两条分 支路径的度量值。对于硬判决，分支度量是接受到的码字与分支值的 4)幸存路径存储及输出。幸存路径存储单元的作用是存储加比选 汉明码距 (即不同位的个数)；对于软判决，工程上常用均匀量化以二 运算中产生的判决比特 ，并且通过这些判决比特处理路径存储中的数 进制表示，计算的是接收到的码字与分支值的欧式距离，其中软判决接 据。幸存路径存储模块有很多种实现方式，它的结构x,ti~码器的速度和 收到的111表示硬判决的1，000表示硬判决的0，其余表示1或0的强弱。 延时影响比较大。该模块的输入为64位的转移信息，输出是各个寄存器 这样可以比硬判决获得2～3dB的软判决增益，而译码器的复杂度并没有 的最终的移位信息和译码结果的有效数据信息。 增加。对于n=2的卷积码所有的编码输出可能为4个，即：00，叭，10， 2Vite‘rbi译码器的仿真及验证 I1。这样每次就只需要计算接收软判决信息和这4种编码可能的距离即 Testbench(测试平台)文件，可以很方便的产生各种激励测试向 可。所接收的软判决数据可能是表1中8组数中的任意两组的组合 ，记为 量，用来仿真各种情况下设计的性能。这比传统的用手工的办法在图形 (al，a2)；而理想的数据都是0和1的组合，即是000，111的组合 ，记 中设计仿真激励波形要简单快捷的多，效率也要高的多，而且用业界最 为 (b1，b2)，则 (a1，a2)与 (b1，b2)之间的软判决距离就是al与 著名的仿真工具Modelsim可以~Else来的更有效。激励信号中最难产生的 b1之间的距离加 l-a2与b2之间的距离。 是输入软判决信息。这需要对整个编码、信道传输、软判决等建模，得 2)加比选模块。加比选 (ACS)蝶形计算模块是整个Viterbi译码的 到包括噪声的软判