PCB 维 修 技 巧.docVIP

一、维 修 实 例  重要提示： 芯片管脚对地或电源短路时，其短路电阻值在10-25毫欧姆之间。 一英寸长的附铜线大约有40-50毫欧姆电阻。 例如：一个74640进行在线功能测试时，其第6脚显示对地电阻为1欧姆，用QT50实测第6脚对地电阻大约为160毫欧姆。怀疑是由与其相连的其它器件引起的短路故障。经QT50检查发现：该芯片与一个电阻排和置位开关联接。在开关接点上测量对地电阻大约为40毫欧姆，该值低于在第6脚上测出的电阻，因此说明芯片显示的第6脚对地短路故障是由于置位开关对地接通，并非芯片本身的故障。 一般情况下，总线器件的管脚在设计上没有（或很少）接地和电源的。如果出现某管脚接地或电源，请重新检测该器件。 在没有好板做参考比较的情况下，通过分析管脚状态和实际测量的波形，也能够检修坏板。例如：许多芯片在电路设计时只使用了其中的一部分逻辑单元，其余未使用部分的输入脚一般都接地，以防该部分处在随机运行状态而对电路产生干扰。根据芯片的逻辑功能分析实际输出的波形，将十分有助于判断所测芯片是否真正损坏。 实例一：74123（单稳态谐振器）的管脚出现悬空状态（FLT） 在线功能测试中，器件的输入脚一般显示为高阻状态（阻值大于1兆欧姆）。器件离线测试时，如果不接TTL或CMOS负载的话，将会出现这种结果。在线测试中，该芯片的输入脚通常接在另一个芯片的输出脚。芯片的输出脚为了保证驱动扇出负载，通常为低阻抗。 在线测试中如果在管脚状态窗口中某输入脚显示“FLT”，表示该脚为悬空状态，可能该脚与电路板的边界联接端或三态器件相连接，或者是与PCB之间开路。 通过与其它输入脚的状态做比较，将能判断该脚的状态是否正常。 该例中，第6脚是接RC电路的输入端，该电路中的电容通过电阻充电，再经芯片第6脚放电，那么该输入脚就不可能为高阻状态，因为如果高阻的话，就不能对电容放电。对该芯片进行ICFT时出现测试错误，其第7脚显示“FLT”，另一个相同的输入脚（第15脚）显示的是正常的逻辑电平（对地阻抗大约为550欧姆）。虽然QT200对该芯片的测试结果是“测试失败”，但是由于芯片的输出脚出现翻转，因此看起来好象是时序问题。如果用户不注意的话，就会忽视该测试结果而认为是时序问题。 上述分析表明：用户仔细观察和分析管脚状态信息，对于判断真正故障点来说是极为重要的。一个输入脚的输入阻抗若是550欧姆的话，就不会是悬空状态（FLT）。本示例的实际故障原因是该单稳谐振器由于功能损坏而不能使电容正常放电。 同样，器件的输出脚也不可能是悬空状态（FLT），因为若处于悬空状态，该管脚就不能吸收或施放电流，也就不能驱动任何扇出负载。另外用户还应注意：任何节点的对地阻抗都不能小于5-10欧姆（除非该节点真正短路到地----此时阻抗约为2欧姆）。常用的缓冲驱动器在逻辑低状态下的阻抗大约为15-17欧姆。 实例二：测试仪的供电夹具因接触不良而不能提供测试电源 当通过测试仪的供电夹具和被测板上的某个芯片给被测板供电时，有时会发现被测芯片电源脚的实测电压只有4.5V，此时的测试结果往往是不稳定的。出现这种情况的原因可能是由于芯片管脚的氧化使得测试仪的供电夹具不能与芯片管脚接触良好。出现这种问题时，用户可采取不同办法解决，其中最有效的办法是：通过被测板的边界供电端与测试仪的供电电缆相接。 实例三：被测板通电状态下芯片的某个管脚对地短路 这种现象难以解决。测试结果中显示被测芯片输出脚的阻抗为10欧姆（低阻状态），并且没有翻转动作，该阻值小于正常的缓冲驱动器输出脚在逻辑低时的阻抗。断开被测板电源时用三用表测量该管脚并未对地短路（电阻大于1千欧姆）。 这种只在被测板加电状态下才出现短路的现象，可能是被测器件输出端的原因，也可能是该输出端所接扇出器件输入端的原因。被测器件的输出端在逻辑低时应能够吸收电流，在逻辑高时，它输出电流到扇出器件的输入脚。 如果被测器件在通电状态下内部对地短路，则在不加电时测量不会出现对地短路。 这种情况下，可使用毫欧表分别测量被测器件输出脚对地的电阻和所接扇出器件输入脚对地的电阻，阻值最小的测量点就是真正的损坏器件。 实例四：被测板不加电时三个芯片的某个管脚都对地短路 具体现象是：被测板上有三个芯片在进行ICFT时都出现“测试失败”，并在管脚状态窗口中显示出总线器件74374的第2脚、74244的第18脚和另一个74244的第3脚分别对地短路。 首先查出最接近短路点的芯片。使用QT50短路追踪仪进行检测时把测量量程放在200毫欧姆，分别测量三个芯 片的短路管脚对地的电阻，找出阻值最低的管脚。方法是：把一只探笔接到被测板的供电地端，另一只探笔先接到74374的第2脚，测量电阻是160毫欧姆，再接到74244的第18脚，测出电阻是90毫欧姆，然后再接到另一个742