10电-第2章 FPGA-CPLD结构原理.ppt

CPLD/FPGA技术与应用 第 2 章 FPGA/CPLD 结构原理 *熔丝结构 2.2 简单PLD的基本结构 2.2.1 简单PLD的基本结构 SPLD主要由输入电路，与/或阵列及输出/反馈电路几部分组成，各主要部分功能如下： 输入电路：由输入缓冲器组成，它使输入信号具有足够的驱动能力，并产生互补输入信号（原变量/反变量）。 与/或阵列：是PLD 的主体。与阵列由与门阵列组成，主要功能是进行输入变量的与运算，产生乘积项；或阵列由或门阵列组成，主要功能是将与阵列产生的乘积项有选择地进行或运算，形成与或项，有效地实现“积之和”形式的组合逻辑函数。 输出/反馈电路：输出电路可以提供不同的输出方式，如直接输出(组合方式)或通过寄存器输出(时序方式)。主要由输出缓冲器（三态门）组成，可以产生输出信号，并根据功能要求，通过三态门控制数据直接输出或反馈到输入端，提供反馈信息。 2.2.1 简单PLD的基本结构 SPLD存在的意义： 任何一个组合逻辑函数均可转化为与或表达式，即可用“与—或”两级组合电路来实现，而任何一个时序电路又都是由组合电路加上存储反馈电路构成，因此，PLD的这种结构方式对实现数字系统设计具有普遍的意义。 2.2.2 逻辑元件符号表示 常用逻辑门符号与现有国标符号的对照 2.2.2 逻辑元件符号表示 PLD的描述符号 2.2.3 PROM结构原理 PROM（可编程只读存储器）主要由地址译码、PROM单元阵列和输出缓冲器构成。 2.2.3 PROM结构原理 PROM（可编程只读存储器）主要由地址译码、PROM单元阵列和输出缓冲器构成。 地址译码器完成PROM存储阵列的行选择 ? 逻辑与 ? 与阵列。 2.2.3 PROM结构原理 PROM（可编程只读存储器）主要由地址译码、PROM单元阵列和输出缓冲器构成。 存储单元阵列的输出由乘积项的线性组合完成 ? 或阵列。 上式中，Mx,y可编程 ? 或阵列可编程，与阵列固定 2.2.3 PROM结构原理 PROM的PLD阵列图： 2.2.3 PROM结构原理 PROM的PLD阵列图： 2.2.3 PROM结构原理 用PROM完成半加器逻辑阵列 2.2.4 四种简单PLD的比较 四种SPLD的结构组成基本一致，差别主要在于其与/或阵列的编程情况不同。 2.2.5 PLA结构原理（与阵列可编程，或阵列可编程） PROM的与阵列是全译码器，产生了全部最小项，而在实际应用时，绝大多数组合逻辑函数并不需要所有的最小项。 PLA是与阵列和或阵列都可编程。 PLA实现组合函数，需要把逻辑函数化成最简的与或表达式，再用可编程与阵列构成与项、用可编程或阵列构成与项的或运算。 有多个输出时，要尽量利用公共的与项，以提高阵列的利用率。 PLA不需要包含输入变量每个可能的最小项，仅仅需包含的是在逻辑功能中实际要求的那些最小项，从而缓解规模的增加。 虽然PLA利用率较高，需要有逻辑函数的与或最简表达式，但其软件算法比较复杂，多输入变量和多输出的逻辑函数，处理上更困难。 ?运行速度下降！ 2.2.6 PAL结构原理（与阵列可编程，或阵列固定） 从PAL的结构可知，各个逻辑函数输出化简，不必考虑公共的乘积项。 送到或门的乘积项数目是固定的，从而简化设计算法，使单个输出的乘积项为有限。 2.2.7 GAL结构原理（与阵列可编程，或阵列固定） 1985年，Lattice在PAL的基础上设计出GAL器件（通用阵列逻辑器件）。首次在PLD上采用EEPROM工艺。 GAL和PAL最大的差别在于GAL有一种灵活的、可编程的输出结构，它只有几种基本型号，却可以代替数十种PAL器件，因而称为通用可编程逻辑器件。 对I/O结构进行了较大的改进，输出部分增加了输出逻辑宏单元（OLMC）。 OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。 以GAL16V8为例：OLMC有4个多路选择器，通过不同的选择方式可以产生多种输出结构，分别属于三种模式。一旦确定了某种模式，所有的OLMC都将工作在同一种模式下。 OLMC的三种输出模式： 寄存器模式 寄存器输出结构 寄存器模式组合输出双向口结构 复合模式 组合输出双向口结构 组合输出结构 简单模式 反馈输入结构 输出反馈结构 输出结构 2.3 CPLD的结构及工作原理 简单PLD器件在实用中已经被淘汰，主要因为： 阵列规模较小，资源不够用于数字系统。 片内寄存器资源不足，且寄存器的结构限制较多，难以构成丰富的时序电路。I/O不够灵活，限制了片内资源的利用率。 编程不便，需用专用的编程工具。 取代的是CPLD/FPGA。 大多数的CPLD器件都包含了三种基本结