计算机组成原理实验指导书(TDN-CM)教学版.doc

计算机组成原理 实验指导书 （西安唐都科教仪器公司TDN-CM系统） 梁海英 整编 2013年8月 TDN-CM系统构成 1.控制信号发生单元（JT UNIT（TDN-CM）即W/R UNIT（TDN-CM+）） 用来转换产生各单元电路所需的时序信号T1~T4，以及外总线所需的读/写控制信号W/R。 2.时序电路单元（STATE UNIT） 其电路由四部分构成：消抖电路（KK2）、时序控制（TS1、TS2、TS3、TS4）、时钟信号源（φ）、拨动二进制开关组（STOP、STEP）。用户只需将φ信号与信号源的输出插孔相连，然后按动START（KK1）微动开关，根据STOP及STEP的状态，T1~T4将输出有规则的方波信号。 （1）单拍脉冲及消抖电路 在实验中KK2一般用来作为单拍脉冲信号发生器；START已将其输出接入时序电路中的START处，作为时序电路的启动开关。 （2）时序控制电路、拨动开关组 STEP（单步）、STOP（停机）分别是来自实验台上部的两个二进制开关STEP、STOP的模拟信号。启动是来自实验台“STATE　UNIT”单元的一个微动开关START的按键信号。当STOP开关置为RUN状态，STEP开关置为EXEC时，按下START，时序信号TS1~TS4将周而复始的发送出去。若STEP开关置为STEP状态时，按下START，机器处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机。利用单步方式，每次只产生一条微指令，因而可以观察微指令的代码与当前微指令的执行结果。另外，当机器连续运行时，如果使STOP开关置STOP，也会使机器停机，或将CLR开关置为零，也可使时序清零。 3.信号源单元“SIGNAL UNIT” 可先调节W1，使H23端输出用户期望的某一频率的波形信号，信号的频率在30Hz-300Hz；然后，再调节W2使H23端输出特定占空比的信号，供实验时选择使用。 4.运算器单元（ALU UNIT） 运算器单元由以下部分构成：两片74LS181构成了并-串型8位ALU；两个8位寄存器DR1和DR2作为暂存工作寄存器，保存参数或中间运算结果；ALU的输出三态门74LS245通过排针连到数据总线上；一片8位的移位寄存器74LS299可通过排针连到数据总线上；由GAL（general array logic，通用阵列逻辑）和74LS74锁存器组成进位标志控制电路和为零标志控制电路；进位标志和为零标志指示灯。 5.寄存器堆单元（REG UNIT） 寄存器堆单元由三片8位寄存器R0、R1、R2组成，它们用来保存操作数及中间运算结果等，三个寄存器的输入已连至BUS总线，输出共用一个RJ1引出，待用排线连至总线。 6.总线单元（BUS UNIT） 包括6组排针，它们是横向对应连通的。排针下方是和总线对应的8位数据显示灯，以显示总线上的二进制数值，将引出的排针与总线单元用8孔排线连好，就可构成相应的实验电路的数据通路。 7.主存贮器单元（PRAM UNIT） 用于存贮实验中的机器指令。 。 表示两个引脚是导通的，指同一个信号； 表示两个引脚没有导通，指两个不同的信号(以后均不再说明) 。 实验一 算术逻辑运算实验 运算器主要由算术逻辑运算部件ALU、累加器、暂存器、通用寄存器堆、移位器、进位控制电路及其结果判断电路等组成。实验一至实验三均为运算器实验。 实验目的 1．了解运算器的组成结构、工作原理、设计方法。 2．掌握简单运算器的数据传送通路。 3．验证运算功能发生器74LS181 的组合功能。 二、实验设备 TDN-CM教学实验系统一套 三、实验原理 实验中所用的运算器数据通路图如图1-1。图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器。右方为低4 位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4位运算中。低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0～S3 和M 各自相连。 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中。 为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B置低电平。 数据输入单元(DATA UNIT)用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）