基于状态机和流水线技术的3DES加密算法及其FPGA设计.docVIP

基于状态机和流水线技术的3DES加密算法及其FPGA设计 ? 摘要： 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。 关键词： 状态机 流水线 3DFS FPGA 随着网络的快速发展，信息安全越来越引起人们的关注。加密技术作为信息安全的利器，正发挥着重大的作用。通过在硬件设备（如由器、交换机等）中添加解密功能，可使存储和传输的数据具有较高的安全性。传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外，其运算速度较硬件加密要慢，密钥以明文的方式存储在程序中，或者以加密的方式存储在文件或数字库中，重要数据（如个人密码PIN等）会在某一时刻以明文形式出现在计算机的内存或磁盘中，安全性较差。而硬件加密是通过独立于主机系统外的硬件加密设备实现的，所有关键数据的存储、运算都通过硬件实现，不占主机资源、速度快、安全性较高。 图1 尽管DES已被证实是不安全的算法（主要是密钥太短），但三重DES增加了密钥长度，由56位增加到112或168位，有更高的安全性，而且在新一代因特网安全标准IPSEC协议集中已将DES作为加密标准。另一方面，基于DES算