航天应用中FPGA输出指令的可靠性措施研究.pdfVIP

2010 年第二十三届全国空间探测学术交流会论文 出缓冲器存在设计的传导延迟，如果 VCCA( 内核电压)上电晚于 VCCI （IO 电压）, 那么在上电期间输出状态为不定态，如果 VCCA( 内核电压)上电先于或者等于 VCCI （IO 电压），那么上电器件输出状态为三态。如果使用的是辐照加固级的RT54SX-S 系列FPGA,上电电路图图2 所示，那么由于设计了50ns 的一个延时控制，只要内部 电路输入到输出的延迟时间小于50ns，那么上电过程中无论VCCI 和VCCA 的先后 顺序，输出将都保持三态。 图1 SX-A FPGA 上电电路 图2 RT54SX-S FPGA 上电电路 3. FPGA 上电输出可靠性措施 针对不同 FPGA 的上电特性，总结出了一些防止上电过程中出现输出指令误动 作的方法： 3.1 对FPGA 上电顺序进行控制 这种控制方法是确保内核电压上电先于外核电压的前提下，保证在上电过程中 控制 FPGA 的 IO 输出为三态或者中间电平。图 3 是一个上电顺序控制电路，通过 内核电压LDO 的输出来控制外核电压的LDO 使能，到达内核电压先于外核电压的 目的。如果内核外核LDO 使用的是同一个电压输入，那么往往因为内核电压的电压 值小于外核电压，同样公司的LDO 的内核电压的供电会先于外核电压，这种情况下 不需要对LDO 使能进行控制。 2 2010 年第二十三届全国空间探测学术交流会论文 图3 FPGA 上电顺序控制电路 这种情况下如果将FPGA 的输出直接接到外部OC 门（指令输出用，如2003 ） 上，可能还会出现上电误指令情况，原因是OC 门的输入下拉比较弱，FPGA 输出的 三态或者中间电平仍然可能导致OC 门输出为低，通常在OC 门的输入端下拉1K 的 电阻能很好的解决这个问题。 3.2 对FPGA 上电输出不定态进行控制 FPGA 使用过程中往往为了节省LDO 的使用，将外核电压直接接到内核电压LDO 的输入来控制内核电压输出。这样就保证不了上电顺序的要求，这种情况下XILINX 公司的FPGA 上电过程不会出现不定态，但是ACTEL 公司的APA 和SX-A 系列FPGA 会出现上电过程中 0 或者 1 的不定态。图4 是一个FPGA 上电输出不定态的控制电 路，通过244 的使能控制将上电过程中的不定态虑除。对于SX-A 系列FPGA ，可以 在 FPGA 管脚上电配置上对输出配置为低（上电过程增加下拉）的方式来防止输出 到 OC 门出现高电平，这种情况下笔者通过实验发现能消除上电过程不定态，后端 的244 控制可以不使用。 图4 FPGA 上电输出控制电路 4. 结论 本文通过对航天常用的 FPGA 上电特性进行分析，提出了防止 FPGA 上电过程 3 2010 年第二十三届全国空间探测学术交流会论文 误发指令的可靠性设计方法，对今后的类似工作设计很有帮助。今后将结合更多类 型的 FPGA 和不同的上电条件进行更具体的分析和提出更好的可靠性解决方案，也 会通过更多的试验来验证可靠性措施的正确性。 4 航天应用中FPGA输出指令的可靠性措施研究 作者： 石俊峰， 薛长斌， 王连国 作者单位： 中科院空间科学与应用研究中心 北京 100190 本文读者也读过(10条) 1. 宋克非.SONG Ke-fei FPGA在航天遥感器中的应用 [期刊论文]-光机电信息2010,27(12) 2. 张卫民 基于执行时间模型的航天飞控软件可靠性测试[会议论文]-2007 3. 姜海滨 可编程逻辑器件在航天光学遥感器的应用[会议论文]-2004 4. 张卫民.ZHANG Wei-min 基于执行时间模型的航天飞控软件可靠性测试[期刊论文]-测控技术2008,2