基于FPGA的UART模块设计及仿真.pdfVIP

第29 卷第23 期 企 业 技 术 开 发 2010 年12 月 第29 卷第23 期 TECHNOLOGICAL DEVELOPMENT OF ENTERPRISE Vol.29 No.23 Dec.2010 基于FPGA 的UART 模块设计及仿真 彭圆圆，刘 林 （中南大学 交通运输工程学院，湖南 长沙 410075 ） 摘 要：基于FPGA 芯片为处理器的系统中，采用Verilog 硬件描述语言设计了一款具有通用性的UART 模块，通过仿真 验证，做到了运行稳定、抗干扰性强。此驱动的实现方式通用性较好，实现了片上可编程系统，简化了电路设计，减少了 电路板面积，因此具有很强的实际意义。 关键词：FPGA ；UART ；Verilog ；仿真 中图分类号：TN941.1 文献标识码：A 文章编号：1006-8937 （2010 ）23-0011-02 Design and simulation of UART module based on FPGA ， PENG Yuan-yuan LIU Lin (School of Traffic and Transportation Engineering ，Central South University ，Changsha ，Hunan 410075 ，China ） Abstract:The system ，using FPGA chip as the processor ，provides a UART module ，which is designed by Verilog hardware description language and can be commonly spread.Simulation tests show that ，this system features stable and anti-jamming as well.Because it can program directly on chips ，simplify the circuit design ，and reduce the circuit area ，the system means significantly on practice. Keywords ：FPGA ；UART ；Verilog ；simulation UART （Universal Asynchronous Receiver/Transmitter） 字符间隔 通用异步收发器是各种设备之间进行通信的关键模块， LSB MSB 当一个设备需要和另一个连接的设备进行通信时，通常 st 字符 1 P sp st 字符2 采用数字信号。在硬件方面采用的是基于 Cyclone II 起始位 奇偶位 停止位 FPGA 系列的开发板，时钟晶振为50 MHz 。本文在做以 （start） （parity） （stop） FPGA 为处理器的系统设计时，采用Verilog 硬件描述语言 图1 数据传输时序图 设计，在片内集成了一款通用性较强的UART 模块。用 2 UART 控制器的Verilog 实现 Quartu