CPLD在DSP处理模板中的应用.pdfVIP

维普资讯 2003年第 3期 声学与电子工程 总第 71期 CPLD在DSP处理模板中的应用 龚静康 何菲玲 (第七一五研究所 富阳 311400) 篱要 随着可编程逻辑器件门数的增加，用大规模的CPLDF／PGA器件取代小规模的可编程逻辑器件已成为 可能，不仅可以节省PCB板宝贵的空间，而且还可以极大的提升整个模板的可靠性。本文介绍了以EDA技术为 基础。以VHDL硬件描述语言为方法，用ALTERA公司的CPLD器件来实现DSP处理模板中的VME总线接口芯 片组与SHARC-ADSP21062处理器之间的控制电路。 关键词 复杂可编程逻辑器件 (CPLD)现场可编程逻辑门阵列 (FPGA) 电子设计 自动化 (EDA)VHDL VHDL、VcrilogHDL、AHDL等，前两种作为IEEE 1引言 的工业标准硬件描述语言，又得到众多 EDA公 随着数字电路设计复杂程度越来越高，用传 司的支持，在电子工程设计领域，已成为事实上 统画原理图的方法来进行设计，其可行性将越来 的通用硬件描述语言。 越受到挑战，即使设计成功，其设计的效率也将 大打折扣，设计验证、仿真等工作将难以准确地 3CPLD—EPFIOK30的结构及设计流程 进行，所以用硬件描述语言 (HDL)来表达设计意 设计中用到的CPLD-EPF10 0是属于 图、CPLD／FPGA 作为硬件载体、计算机为设计 FLEX10K 系列的，这一系列器件是ALTERA公 开发工具、EDA软件作为开发环境已越来越为广 司第一种嵌入式PLD产品。它主要包括6个嵌入 大电子设计者所迫切需要掌握的方法。本文以 式阵列块 (EAB)、216逻辑阵列块 (LAB)、快 MAX+PLUSII10．1为硬件开发的EDA环境，用 速通道互连和 I／O单元等四部分组成．逻辑门数 vHDL 硬 件 描述 语 言对 AU吲[ 公 司 的 为3万门，内部RAM 12288bits．它属于可重复 CPLD．EPF1OK3O进行了控制 电路的设计。 编程型：这类的CPLD基于SRAM的查找表结构， 2VHDL语言 编程数据是存储在芯片外部的EPl M或PROM 中，而不是直接写入芯片内部，因而不需要专门 VHDL是由美国国防部牵头开发，供美军用 的编程器。用户可以根据CPLD及班．RoM 的容 来提高设计的可靠性和缩减开发周期的一种设计 语言，已被 IEEE和美国国防部确认为标准硬件描 量，来选择 CPLD及 EPROM 的相应片数，这里 我们选用的EPl M 是EPC2LC20芯片，用一片 述语言 ，并得到 目前所有流行EDA软件的支持。 VHDL语言主要用于描述数字系统的结构、行为、 CPLD来实现设计电路。EPROM在这里起到的 作用是存储配置数据，上电后EPRoM