10wjyl微处理器外部结构和总线操作时序2.pptVIP

第五章 微处理器外部结构和总线操作时序 主要内容： 5.1 8086/8088CPU的引脚功能 5.2 8086/8088总线构成（两种模式） 5.2 8086/8088系统总线时序 1 . 时序基本概念 指令周期：执行一条指令的时间。 总线周期：CPU从存储器或I/O端口读写一个字节（字）的时间。 时钟周期：CPU的基本时间单位。 T状态：一个基本时钟周期又称T状态。 基本总线周期：4个T状态 T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。 2 8086的总线时序 时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时 2.8086的总线时序（续1） 总线操作是指CPU通过总线对外的各种操作 8086的总线操作主要有： 存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti 2. 8086的总线时序（续2） 总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的时间 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程 8086的基本总线周期需要4个时钟周期 2个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 当需要延长总线周期时需要插入等待状态Tw 2 8086的总线时序（续3） 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期 CPU响应可屏蔽中断时生成中断响应总线周期 2 8086的总线时序（续2） 总线操作中如何实现时序同步是关键 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作 3. 8086CPU的典型时序 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、存储器写 I/O读操作、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti 复位 4、系统复位与启动 通过RESET引腿上的触发信号来执行。 标志寄存器 : 清零 指令指针（IP）: 0000H CS: FFFFH DS、ES、SS : 0000H 指令队列 : 空 其它寄存器 : 0000H 复位脉冲的有效电平（高）必须超过4个时钟周期（开启电源引起的复位时间大于50μs） 复位后地址总线浮空 复位后，第一条指令的地址： 物理地址为 FFFF0+OOOOH（IP中） =FFFFOH 一般在FFFFO中，存放一条段交叉直接JMP指令，转移到系统程序实际开始处。这个程序往往实现系统初始化、引导监控程序或者引导操作系统等功能，这样的程序叫做引导和装配程序。 第一个中断响应周期 T1状态：AD15-AD0浮空；IF=1，给出中断响应信号INTA。 第二个中断响应周期；被响应的外设数据线送一个字节的中断矢量类型， CPU读入后，从中断矢量表上找到服务程序的入口地址。 总线周期 各种周期的动态演示 等待状态 等待状态Tw的插入 * 黄玉清制作 王化建制作 * 黄玉清制作 5.3 8086/8088系统总线时序 什么是总线操作？ 什么是总线周期？ 演示 演示 例：MOV AL,[1000H] ;M/IO=1 T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。数据允许信号DEN在T2状态有效。 T3状态：AD0~AD15上出现数据。 TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产