加减法器.docVIP

实 验 报 告 学院：计算机科学学院 专业：计算机应用技术 2011年 11月15 日 姓 名 任璐璐 学 号 2010030311075 班 级 计应（2）班 指导老师 张德向 课程名称 数字逻辑 成 绩 实验名称 加/减法器的运用 1．实验目的 （一）、根据要求设计的一个加/减法器，在电路M控制下进行加/减法运算。当M=0时，实现加法器功能，当M＝1时，实现减法器功能； （二）、了解简单数字系统设计 （二）、实验步骤： 设A和B分别为四位二进制数，其中A=A4A3A2A1为被加数（或被减数），B=B4B3B2B1为加数（或减数），S=S4S3S2S1为和数（或差数）。令M为功能选择变量，当M＝0时，执行A+B;当M=1时，执行A-B. 用一片4位二进制并行加法器和四个异或门实现上述逻辑功能。芯片为74283和7486，具体可将4位二进制数A直接加到并行加法器的A4、A3、A2、A1输入端，4位二进制数B通过异或门加到并行加法器的B4、B3、B2、B1 输入端。 M/Co A4A3A2A1 B4B3B2B1 F4F3F2F1 0 0101 0110 1011 0 1011 0111 0010 1 1010 0001 1001 1 0011 0111 1100 （四）、 （五）、程序及测试结果 当M=