原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8位串入并出移位寄存器电路的设计.doc
8位串入并出移位寄存器电路的设计
姓名：林蔼龄
学号：1060601007
班级：物理系BTEC电子信息工程A班
8位串入并出移位寄存器电路的设计
一、 实验内容
用VHDL语言实现8位串入并出移位寄存器电路的设计。
二、 程序
建立文本编辑新窗口，在文件编辑窗口中输入如下程序：
LIBRARY IEEE;
USE IEEE.Std_logic_1164.all;
ENTITY text IS
PORT (a, b, clr, clock: IN BIT;
q : BUFFER BIT_VECTOR(0 TO 7));
END text;
ARCHITECTURE one OF text IS
BEGIN
PROCESS (a,b,clr,clock)
BEGIN
IF clr = 0 THEN
q =
ELSE
IF clockEVENT AND clock = 1
THEN
FOR i IN qRANGE LOOP
IF i = 0 THEN q (i) = (a AND b);
ELSE
Q (i) = q(i-1);
END IF;
END LOOP;
END IF;
END IF;
END PROCESS;
END one;
保存本文本。
三、 仿真结果
建立仿真波形文件，进行时序防震，得到的仿真结果如下图1所示：
图1
文档评论（0）