《数字电路逻辑设计》综合练习.docVIP

用代数法化简下列函数为最简与或表达式 F＝B＋B＋AC F＝＋CD＋D＋C F＝AB＋AB＋C＋AC F＝A＋＋ 将下列函数式化为最小项表达式 F＝AB＋BC＋AC F＝＝AB＋BC 用反演规则 F＝（A＋）（B＋）（C＋D） ＝（＋B）（＋C）（＋A） F＝A· ＝· 卡诺图法化简下列函数为最简与或式 （1）F＝C＋AD＋（B＋C）＋A＋ 5. 设A、B、C三个逻辑变量代表三位裁判，A为裁判长，逻辑“1”表示按下按键，逻辑“0”表示未按按键；Y=1表示举重成功（灯亮、或铃响），Y=0表示举重失败（灯不亮、或铃不响）。 按下图所示求出F的逻辑式，并将其化简成最简与或式。 解：按图求得：F=BCD·B·D+D 化简得：F=BCD+B+D+D =CD+B+D =C+B+D 分析如下电路，写出F的最简与或式（用卡诺图化简F）。 解：F=∑（2，4，6，7） 卡诺图化简如下： F＝BC＋AC＋AB CMOS线路图如图所示，写出F的逻辑式，说明它是何种门电路。 解：F＝＝ 功能：为或非门 电路如图所示，试对应于A、B、C端的波形画出该电路的输出波形。 解： 下图中片0－4均为译码器，指出当输入代码为A4 A3 A2 A1 A0=10101时，片0-3中的哪一片工作？该片中的哪一条输出线有效？ 解：∵A 4 A 3 ＝10＝（A 1 A 0 ）片4 ∴（Y 2 ）片4 有效，从而使片2工作。 又因：A 2 A 1 A 0 ＝101＝（A 2 A 1 A 0 ）片2 ，所以片2的输出线Y 5 有效。 分析如下逻辑图，求出Y1 、Y2 的逻辑式，列出真值表，指出逻辑功能。 解： A B Y 1 Y 2 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 功能： 半加器 Y 1 ＝A⊕B Y 2 ＝A·B 分析用四选一数据选择器构成的电路，写出Y的最简与或式。 解：Y＝I 0 ＋BI 1 ＋AI 2 ＋ABI 3 ＝＋BC＋A＋ABC 用卡诺图化简 Y＝C＋＋BC 或Y＝＋BC＋ 分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。 解： F1（A、B、C）=Σ（1、2、4、7） F2（A、B、C）=Σ（3、5、6、7） A B C F1 F2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由真值表看出，它是全加器，F1为本位和，F2为向高位的进位。 五、分析下列电路 试用一个四选一数据选择器设计实现下述逻辑功能的组合电路。 解：设计电路如下： 用8选1数据选择器实现逻辑函数F=(（2，4，5，7）。 解：实现电路如下： 用3-8线译码器实现逻辑函数F=A＋AC＋B。 解：F=A＋AC＋B＝ 直接画图得： 试用下图所示的4选1数据选择器设计一组合电路。从电路的输入端（A、B、C、D）输入余3BCD码，输出为F。当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。（输入端允许用反变量） 解： 依题意列真值表： A B C D F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 ф ф ф 1 0 1 0 1 1 0 1 0 0 ф ф ф （2）画卡诺图 F＝＋D 5. 6．取片（1）和片（2）的S1作为第四个代码输入端A3，片（1）和片（2）的3个代码输入端A2，A1，A0接在一起作为4线—16线译码器的3个代码输入端A2，A1，A0。同时使两片的==0，如图所示。 7． 8． 六、试画出下列各题波形 试画出如下逻辑电路的P端输出波形，要求对应CP输入时钟和A输入波形画出输出波形P。已知维持阻塞D触发器的初始状态为“1”（忽略触发器的传输延迟时间）。 解： 由主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。 解： 逻辑电路及CP、A的电压波形如下图所示，试画出Q的波形。（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。 解： 七、分析下列时序电路 用主从JK触发器画出两级