2.45 GHz 0.18 μm CMOS高线性功率放大器设计.pdfVIP

GHz 2．45 0．18 CMOS IJLm 高线性功率放大器设计 刘斌，刘祖华，黄亮，章国豪 (广东工业大学信息工程学院，广东广州510006) 摘要：为了在更高的电源电压下工作，并便于匹配网络的设计，电路采用两级共源共栅架构。采 用自偏置技术放宽功放的热载流子降低的限制并减小采用厚栅晶体管所带来的较差的射频性能。同时 RFCMOS工 使用带隙基准产生一个稳定且独立于工艺和温度变化的直流基准。采用SMIC0．18灿m 艺进行设计，该功率放大器的中心工作频率为2．45 真结果显示，在3．3 V工作电压下，最大输出功率为30．68dBm，1dB压缩点处输出功率为28．21dBm， mmx1 功率附加效率PAE为30．26％。所设计的版图面积为1．5mm。 关键词：无线局域网；功率放大器；带隙基准；CMOS 中图分类号：TN4