基于VHDL的简易数字频率计的设计与实现.pdfVIP

K～ Desi andRealizationofDi tal MeterBasedonVHDL 9n gi Frequency 曾任贤1李少义2 Li ZengRenxianShaoyi of Electronics Instituteof (1．DepartmentElectricaland Engineering，Nanchang ofElectronics Nanchang330099；2．DepartmentEngineering，Ganjianc011ege，JiangxiNanchang330108) 用硬件编程语言VHDL，实现了数字频率计的设计。经过仿真，并下载验证，能够实现测频功能。 关键词：VHDL：频率计：仿真 06—02 中图分类号：TN79 文献标识码：B 文章编号：1671—4792一(2007)11—0l viewofthe onekindof Abstract：In complex】arge—scaleprogrammablecomponenl二’s uses new meterrealizesthemethOd．Underthe sOftwareenVirOnment， digitalfrequency MAXPLUSI工development hardware realizedthe meter’s the 1anguageVHDL，has digital design．Aftersimulation， programjng frequency anddownloadsthe canrealizethe measurementfunction． cOnfirmation， frequency MeLer；Simulation Kevwords：Vl{DL；Frequency O引言 fx=Nx／Tw (1) 电子设计自动化技术是现代电子设计技术的核心，它应 测周期法需要有标准信号的频率fs，在待测信号的一个 用计算机软件在计算机上完成逻辑编译、逻辑化简、逻辑优 周期T×内，记录标准频率的周期数Ns，则被测信号的频率 化及仿真测试等设计，以实现特定功能的硬件系统。设计者 为： 可以预知设计结果，减少设计的盲目性，极大地提高了设计 fx=fs／Ns (2) 的效率，因此在电子设计领域被越来越广泛的采用。 本文采用第一种测频法，并使闸门时间Tw为1秒种，由 MAx+PLus【I是ALTERA提供的FPGs／cPLD开发集成环境，公式(1)我们可知，此时被测对象的脉冲数即为本身的频 它的应用方法和设计流程对于其它的EDA工具的使用有一定 率数。 的代表性。使用MAx十PLusII的设计者不需精通器件内部的复 杂结构，设计者可以用自己熟悉的设计工具建立设计， 一测频控制器I FPGA