XILINX的FPGA芯片架构剖析.pdfVIP

第 37卷 第 2期 航 空 计 算 技 术 Vol. 37 No. 2 2007年 3月 Aeronautical omputingTechnique Mar. 2007 XILINX FPGA 1, 2 1 1, 2 , , (1. 中国科学院 国家授时中心, 陕西 临潼 710600; 2. 中国科学院研究生院, 北京 100039) : XILINX Virtex。, 、、、。 XILINX , 。 : ; ; ; ; XILINX; FPGA : TN403 : A : 1671O654X(2007) 02O0080O04 金属板的 MOS工艺。 XILINX公司拥有多种不同系列的FPGA芯片, 随 着微电子技术的发展, 芯片的结构与功能也发生 相 应的变化。本文参考 XILINX系列芯片的相关资 料, 结合微电子电路相关知识, 重点针对V irtex系列芯 片, 从其基本结构、LB(可配置逻辑块)、IOB(输入输 [1] 出模块)、可编程内连等方面 进行 详细的分析研 究。最后通过比较的方式给出 各系列芯片间芯片结 构以及性能上的差异。 1 Virtex 1 Virtex V irtex系列芯片的基本电路框图结构如图 1所 示。它主要 由可配置逻辑块 ( onfigurable Logic 2 Virtex Blocks, LB)组成的规则阵列构成内部核心部分; 周围 1)输入输出逻辑块( IOB) 是输入输出模块( Input/OutputBlocks, IOB); 在管芯的 它提供 包装引脚与内部逻辑之间的接口界面。 四个角上有 4个时钟锁相环; 遍及整个芯片分布着 4 Virtex系列芯片的 IOB的电路结构如图2所示。 个通用低摆率的全局时钟分配网络; 在 LB与 IOB之 图2中,三个 IO寄存器既可作为 D型触发器也作 间,有两列RAM块, 分别位于左右对称的两侧,这一系 为边沿敏感的琐存器, 它们共用同一个时钟,共用同一 列的芯片可以把配置数据存在其内部的静态存储单元 个置位/复位信号,但各自有独立的时钟以始能信号。 中,通过这种方式可以实现无限循环次数的重复编程, 对每一个寄存器, 输入数据可配置成同步置位、同步复 存储在静态存储单元中的值控制着可配置存储单元及 位、异步预置位、异步清零, 具体配置可以通过软件编 内连资源,这些值在上电时加载到静态存储单元中, 如 程进行控制。上拉电阻、下拉电阻以及弱保持电路是 果需要改变系统功能时可重新对其进行配置, 同时, 它 焊盘的附属器件。配置前, 与配置无关的输出均被置 还提供 基于函数