基于modelsim和debussy的批处理仿真.pdfVIP

modelsim debussy modelsim debussy 基于 和 的批处理仿真 mmooddeellssiimm ddeebbuussssyy 本文将会叙述采用批处理的方法进行modelsim 结合debussy 仿真调试。目的 在于提高仿真效率。该流程只适用于 FPGA 的前仿真，使用verilog 文件以及测 试文件。 如此操作有以下几个优点： 1、虽然开始的时候需要稍作准备，但等你完成了一次仿真后，以后只需要略微 修改一下就可以直接应用到其他工程里边去。相对于采用用modelsim 的界面 操作，省去了很多例如创建工程、添加仿真文件、进行编译、进行仿真等等 节省了宝贵的工作时间。当然可以提高工作效率。 2、文件管理非常清楚。所有的verilog 文件都放在一个文件夹，所有仿真需要的 文件以及仿真结果都放在另外一个文件里边，而且仿真后的文件也相对于使 用modelsim 界面操作仿真结果要少。 3、还有就是，因为没有界面操作，仿真速度会快很多，特别是采用modelsim 进 行稍微大的仿真的时候，这时候采用这种方法的优势就更加明显了。 以下是进行仿真前的准备工作 第一步：安装modelsim、debussy软件以及编译相应的仿真库，如何安装以及破解，网 络上有很多的资料说明，在这里就不详细说了。对于仿真库的编译，也有很多的方法，可以 参考文章《modelsim 添加仿真库方法》byCraftor。许多工程师也在自己的博客写过或转载 过相似的库编译的方法。 这些都是我进行批处理仿真前已经做好了。 我的软件都是装在D盘 分别是： D:\modeltech_6.5e 和 D:\Novas\Debussy 第二步：创建do文件。 如下（行号不需要）： 1、vlib work 2、vlog-f vfile.f-incr 3、vsim -Lxilinxcorelib_ver -Lunisims_ver -Lsimprims_ver -Luni9000_ver -Lunisims_ver -pli novas_fli.dll -libworktuner_iic_tb 4、run40ms 5、exit 然后保存为sim.do 解析：1表示创建仿真工作库，也就是将你编译文件之后的文件存在这个work文件夹下。 2表示编译vfile.f文件里边的文件，也就是将你要编译的的文件以及仿真文件添加到 该文件里边去，下文会有说明。 3 调用仿真库，因为我是用了xilinx 的器件，所以要添加相应的ip 仿真库，在编写 testbench的时候，我们通过加入函数产生fsdb文件，例如： initial begin $fsdbDumpfile(top.fsdb); $fsdbDumpvars(0,top) End 说明：这里边有两个函数fsdbDumpfile 以及 fsdbDumpvars 所以，我们还需要一些操作：也就是将debussy 文件里边的novas_fli.dll 文件拷贝到modelsim 的win32 目录下例如我的目录是：D:\modeltech_6.5e\win32 然后在modelsim 目录下的ini 文件修改一下，也就是将veriuser的路径值指向该文件 Veriuser=D:\Novas\Debussy\share\PLI\modelsim_fli54\WINNT 在3里边的-pli novas_fli.dll 就是因为有这两个函数，需要debussy来解析一下（具体机理也 没搞明白），如果不添加这句话就会出现警告说，这个函数没有定义，也就是无法产生fsdb 文件。 还有就是，在最后要添加上自己testbench 的module 名。表示这个是顶层。 4表示仿真运行40ms，其实这个仿真时间也可以在testbench 里边表示。 小结：因为我们需要利用modelsim 来进行仿真，然后产生fsdb 文件，利用debussy进行观 察仿真结果，所以，在这一步我们需要较繁琐的操作。 总的来说，也就是将debussy 的一个dll 文件拷贝到modelsim 的目录下，然后修改一下ini 里边的路径，对应的文件夹分别是： Modelsim D:\modeltech_6.5e\win32 Debussy D:\Novas\Debussy\sh