一种降低dds杂散的设计方法.pdfVIP

348 一种降低dds杂散的设计方法 黄旭伟吴玉成 重庆市沙坪坝区正街174重庆大学通信工程学院 电子邮件：hxw0713@163，wyc@ceee．cqu．edu．cn 论文分析了直接数字频率合成技术(DDS)的工作原理及其频谱特点，在此基础上提出了一种通过改进DDS结 构的方法来抑制相位截断误差的设计方法，用FPGA对其进行实现，并给出MATLAB对设计方法进行仿真的结 果。 关键词：直接数字频率合成技术，相位截断，杂散 AMETHODOFELIMINATINGSPURoFTHEDDS Xu—Wei WU HUANG,Yu-Cheng CollegeofCommunication E-mail：hxw07 13@163．com，wyc@ccee．cqu．edu．cn The thework and ofDDS．Onthebasisof paperpresents principlefrequencyspectrum these，thepaper anewDDSstructurefor caused truncation introducethe introduces eliminatingspurs byphase error，then ofFPGA thesimulationresultsofthemethodMATLABsoftware． design and舀Ve using Keywords：DDS，phasetruncation，spur 1．引言 法。本文通过对DDS系统频谱分析．在Wheatley提 出的抖动注入法基础上。进一步提出一种改善相位截 DDS是从相位的概念出发进行频率合成，具有频率 断误差所引起杂散的DDS新结构，并对其进行仿真 分辨率高、控制容易、稳定可靠、频率转换快、相位 研究。 噪声小、频率转换时相位是连续的等优点，可有效克 服传统直接频率合成(DS)方法体积大、成本高、 2．DDS输出频谱分析 杂散分量难以抑制的缺点，以及间接频率合成(IDS) 方法频率转换时间长的缺点，在现代通信、雷达、航 直接数字频率合成器(简称DDS)的工作原理如图l 空航天、电子战、高精度测量系统等领域得到广泛应 所示，DDS一般由四部分组成：相位累加器(PA)、 用[1】。 相位．幅度转换表(ROM)、数字．模拟转换器(DAC) 由于DDS存在杂散抑制比较差的缺点。杂散成 以及低通滤波器(U，F)。在参考时钟的控制下，相 为限制DDS应用的重要因素。国内外许多学者对次 位累加器对频率控制字Few进行线性累加，得到的相 进行研究，提出了许多改善的措施，这些改善杂散的 位序列d，1)，作为取样地址码去寻址ROM，周期性 方法主要分为两大类一类是优化设计波形ROM，最 地读取ROM中的数据，得到一系列离散的幅度编码。 为典型的是文献【2，3】。Nicholas等人提出的采用单象 该幅度编码经数／模转换器DAC变换后得到模拟的阶 限波形存储结构和改进的Sunderland结构，存在改善 梯电压，再经低通滤