第十章触发器与时序电路.pptVIP

10.1 集成触发器 图 10-10 基本RS触发器的逻辑图和逻辑符号（a） 逻辑图； （b） 逻辑符号 表 10.4 基本RS触发器的状态表 图 10–13 JK触发器（a） 逻辑图； （b） 逻辑符号 表 10.6 JK触发器的逻辑功能 图 10 – 14 工作波形时序图（a） 逻辑符号； （b） 时序图 图 10 – 15 例题11.3电路 10.2 计数器 图 10 –16 加法计数器的逻辑电路图 图 10 – 17 二进制加法计数器的工作波形图 表 10.8 加法计数器状态表 * * 利用集成门电路可以组成具有记忆功能的触发器。触发器是一种具有两种稳定状态的电路，可以分别代表二进制数码1或0。当外加触发信号时，触发器能从一种状态翻转到另一种状态，即它能按逻辑功能在1、0两数码之间变化，因此，触发器是储存数字信号的基本单元电路，是各种时序电路的基础。  目前，触发器大多采用集成电路产品。 按逻辑功能的不同， 触发器有RS触发器、JK触发器和D触发器等。 一、 基本RS触发器 图 10 - 10 是基本RS触发器的逻辑图和逻辑符号。它由两个与非门交叉连接而成。R、S是输入端，Q、 是输出端。  在正常条件下， 若Q=1， 则 =0， 称触发器处于“1”态；若Q=0，则 =1，称触发器处于“0”态；输入端R称为置“0”端，S称为置“1”端。 下面分析输入与输出的逻辑关系。  (1) =1， =0。 当 R/=0时，与非门A的输出为1，即 =1。由于S/=1，与非门B的两个输入端全为1，所以B门的输出为0，即Q=0。若触发器原来处于“0”态， 在S/=1，R/=0信号作用下，触发器仍保持“0”态；若原来处于“1”态，则触发器就会由“1”状态翻转为“0状态。  (2) S/=0， R/=1。 设触发器的初始状态为0，则Q=0， =1。由于S/=0，B门有一个输入为0，其输出Q则为1，而A门的输入全为1，其输出 则为0。因此，触发器由“0”状态翻转为“1”状态。若它的初始状态为1 态，触发器仍保持“1”状态不变。  (3) S/=1， R/=1。 在S/=1、R/=1时，若触发器原来处于“0”态，即Q=0， =1， 此时B门的两个输入端都是1，输出Q=0，A门有一个输入为0， 输出 =1， 触发器的状态不变。 若触发器原来处于“1”状态，即Q=1、 =0， 此时，A门输出为0，即 =0，B门输出为1，即Q=1，触发器的状态也不变。由此可见，S/=1, R/=1触发器保持原有状态，这体现了触发器的记忆功能。  (4) S/=0， R/=0。 R/、 S/全为0时，A、B两门都有0输入端，则它们的输出Q、 全为1，这时，不符合Q与 相反的逻辑状态。当R和S同时由0变为1后，触发器的状态不能确定， 这种情况在使用中应避免出现。综上所述，可列出基本RS触发器的逻辑状态表(如表 4.4)。  不允许 不定 不定 0 0 保持 不变 不变 1 1 置0 1 0 0 1 置1 0 1 1 0 逻辑功能 Q R/ S/ 从上述分析可知，基本RS触发器有两个状态，它可以直接置位（置1)或复位（置0），并具有存储和记忆功能。 二、 JK触发器 主从JK触发器是一种无空翻的触发器。图 10 -13（a）是JK触发器的逻辑电路图，图 10 -13（b）是其逻辑符号。它由两个同步RS触发器组成，前级为主触发器，后级为从触发器， 、 是直接置位、复位端（平时应处于高电平）， J、 K为控制输入端，时钟脉冲经过反相器加到从触发器上， 从而形成两个互补的时钟控制信号。 时钟脉冲作用期间， CP=1， =0，从触发器被封锁， 保持原状态，Q在脉冲作用期间不变；主触发器的状态取决于时钟脉冲为低电平的状态和J、 K输入端的状态。   时钟脉冲作用期间，CP=1， =0，从触发器被封锁，保持原状态，Q在脉冲作用期间不变；主触发器的状态取决于时钟脉冲为低电平的状态和J、 K输入