8.5 并行通信.pptVIP

左旭坤（zxk78@wxc.edu.cn） 8.5 并行通信接口 8.5.1并行通信和串行通信 8.5.2并行接口 8.5.3可编程并行接口芯片8255A 8.5.1并行通信和串行通信 在计算机中有两种数据通信方式：串行通信和并行通信 并行通信：数据在多条并行1位宽的传输线上同时由源传送到目的。以1字节的数据为例，在并行传送中，1字节的数据通过8条并行传输线同时由源传送到目的。 串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传送。以1字节为例，在串行传送中，1字节的数据要通过一条传输 线分8次由低位到高位按顺序一位一位地传送。 8.5.1并行通信和串行通信 串行通信和并行通信比较 距离：并行——近距离传送（通常小于30米） 串行——远距离传送（几米~数千公里） 速度：并行快得多。 设备费用： 对远距离通信而言，串行通信的费用显然会低得多。 另一方面串行通信还可利用现有的电话网络来实现远程通信，降低了通信费用。 8.5 并行通信接口 8.5.1并行通信和串行通信 8.5.2并行接口 8.5.3可编程并行接口芯片8255A 8.5.2并行接口 实现并行通信的接口就是并行接口。 作输出接口； 作输入接口； 既作为输入又作为输出的接口。 有两种方法可以采用： 一种方法是利用同一个接口中的两个通路，一个作为输入通路，一个作为输出通路； 另一种方法是用一个双向通路，既作为输入又作为输出。 并行接口的结构图 8.5.2并行接口 信号类型 （1）CPU通道：接口电路和CPU相连的通道； （2）输入通道：接口电路和输入设备相连的通道； （3）输出通道：接口电路和输出设备相连的通道。 每个通道都配有一定的控制线和状态线。 寄存器 （1）控制寄存器用来接收CPU的控制命令； （2）状态寄存器的各个位提供各种状态信息供CPU查询； （3）为了实现数据的输入和输出，并行接口中还必定有相应的输入缓冲寄存器和输出缓冲寄存器。 8.5 并行通信接口 8.5.1并行通信和串行通信 8.5.2并行接口 8.5.3可编程并行接口芯片8255A 8.5.3可编程并行接口芯片8255A 概述 Intel8255A是一种通用的可编程序并行I/O接口芯片，又称“可编程外设接口芯片”，是为Intel8080/8085系列微处理据设计的，也可用于其它系列的微机系统。 可由程序来改变其功能，通用性强、使用灵活。 通过8255A，CPU可直接同外设相连接，是应用最广的并行I/O接口芯片。 含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和锁存能力。可通过编程设置各端口的工作方式和数据传送方向(入/出/双向)。 8.5.3可编程并行接口芯片8255A 8255A的内部结构 8.5.3可编程并行接口芯片8255A 8255A的内部结构 数据总线缓冲器：三态8位双向缓冲器，与系统数据总线连接的缓冲部件；传送数据、控制字、状态字的通道。 3个8位数据端口(PA、PB、PC)：通常PA口与PB口用作输入输出的数据端口，PC口用作数据传输或提供联络线的端口。PC口也可以分成两个4位的端口，其中PC7～PC4同端口A配合使用， PC3～PC0同端口B配合使用。 A组、B组控制电路：这两组控制电路根据CPU发出的方式选择控制字来控制8255A的工作方式，每个控制组都接收来自读写控制逻辑的的“控制命令字”，并向与其相连的端口发出适当的控制信号。A组控制电路控制PA口和PC口高4位，B组控制电路控制PB口和PC口低4位。 读/写控制逻辑：用来管理数据、控制字和状态字的传送，接收系统总线发来的有关信号，并向A、B两组控制部件发送命令。 8.5.3可编程并行接口芯片8255A 8255A的引脚功能 DIP封装，共40个引脚。 1. 连接系统总线的主要引脚 D0～D7：数据线，双向，连CPU数据总线； RESET：复位输入，接系统总线的RESET； CS：片选控制输入，接译码器； RD：读命令输入，接CPU的RD或IOR； WR：写命令输入，接CPU的WR或IOW； A0，A1：片内端口地址输入，可选4个片内 端口。 8.5.3可编程并行接口芯片8255A 8255A的引脚功能 A1、A0端口选择情况，见右表 由CS、A1、A0、RD、WR引脚的不同组合，实现各种不同的功能。见下表：　 8.5.3可编程并行接口芯片8255A 8255A的引脚功能 2. 连接外设端的引脚 PA0~PA7：A口外设数据线，接外设； PB0~PB7：B口外设数据线，接外设； PC0~PC7：C口外设数据线或联络线，接外设。 8.5.3可编程并行接口芯片8255A 8255A的工作方