补充 8086微处理器功能与组织结构.pptVIP

 8086 CPU 规则字和非规则字读写表  A0 具体操作 引脚线 0 0 从偶地址开始读/写一个字(规则字) AD15～AD0 0 1 从奇地址开始读/写一个字节 AD15～AD8 1 0 从偶地址开始读/写一个字节 AD7～AD0 0 1 1 0 从奇地址开始读写一个字(非规则字)，第一总线周期高8位数据有效，第二总线周期低8位数据有效 AD15～AD8 AD7～AD0 2.4 8086的程序访问结构 (1)分段结构 ① 将1M的存储空间划分成若干个段，每个段最大长度为 64K。 ② 段基址就是指一个段的起始地址。 ③ 逻辑段在物理存储器中可以是邻接的、间隔的、部分重 叠的和完全重叠的等4种情况。 ④ 在任一时刻，一个程序只能访问4个当前段中的内容。 2. 存储器的分段结构和物理地址的形成 2.4 8086的程序访问结构 图2.13 段重叠结构示例 段1基址 段2基址 重叠部分 段1长度 段2长度 2.4 8086的程序访问结构 (2)物理地址的形成 在8086/8088系统中，每个存储单元都有物理地址和逻辑地址两种地址表示。 物理地址: 20位, 范围为00000H～FFFFFH。 逻辑地址：段基值+偏移量 存放在某一个段寄存器中，是一个逻辑段的起始单元地址的高16位。 某个存储单元与它所在段的段基址之间的字节距离。 表示方法： 段基值：偏移量 例如，3267H：00A0H 2.4 8086的程序访问结构 例题：将逻辑地址0915H：003AH转换为物理地址。 2.4 8086的程序访问结构 左移4位 端口地址：系统给每个端口分配的地址。 8位I/O端口的寻址线：地址总线的低16位。 数目：最多有64 KB。 连接：数据总线的高8位或低8位。 两个编号相邻的8位端口可以组合成一个16位的端口。 为便于数据总线的负载相平衡，接在高8位和低8位上的 设备数目最好相等。 3. 8086的I/O端口 2.4 8086的程序访问结构 堆栈：存储器中的一个特殊数据区。 功能：按“后进先出”的原则用来存放需要暂时保存的数据。 容量：最大64KB，其位置可以在1MB空间内浮动。 栈底在高地址端，栈顶在低地址端，地址由高向低变化。 存储单元的地址=(SS)×10H＋(SP) 2.4.2 8086系统中的堆栈 存放堆栈基地址，表明堆栈所在的逻辑段。 存放栈顶地址，始终指向最后推入堆栈的数据所在的单元。 2.4 8086的程序访问结构 压栈：把数据推入堆栈。 (SP)-2送SP，再与SS形成物理地址，将数据存入相应单元。 弹栈：从堆栈取数据。 从当前SS和SP形成的物理地址上取出数据，再将(SP)+2送SP。 堆栈操作：以字为单位，数据必须按规则字存放。 低字节在偶地址单元，高字节在奇地址单 元。 按“后进先出”的规则进行SP的修改自动进行。 2.4 8086的程序访问结构 例题 若已知当前SS＝1050H，SP＝0008H，AX＝1234H， 则8086系统中堆栈的入栈和出栈操作如下图所示。 12 AA … 10500H 10501H 10502H 10503H 10504H 10505H 10506H 10507H 10508H 栈底 BB 10509H 段基址(SS) AX 34 12 12 34 34 PUSH AX 1050AH BB AA AA BB 12 34 BX 34 POP BX POP AX 12 2.4 8086的程序访问结构 栈顶 SP 本章结束 * 中断响应信号：CPU对中断请求信号INTR的响应。目的为了获取中断类型码。 2.2 8086/8088的引脚信号及工作模式 中断请求和响应操作信号 非屏蔽中断（ NMI），上升沿有效。 可屏蔽中断（INTR和 中断响应信号） 不受中断允许标志IF的控制，也不能用软件进行屏蔽。 返 回 当INTR=1，并且中断允许标志位IF=1时，则CPU在当前指令周期结束后，转入中断响应周期。 2.2 8086/8088的引脚信号及工作模式 控制信息传送操作的相关控制信号 ALE 地址锁存允许信号 在任何一个总线周期T1状态，表示当前地址/数据复用总线上输出是地址信息，下降沿将地址信息锁存到锁存器。 数据允许信号 数据发送/接收控制信号 CPU控制8286/8287等数据总线收发器的选通信号。 有效时间：存储器访问、I/O访问、中断响应周期 作用：控制8286/8287的数据传送方向。 =1时，发