硅衬底RF集成电路在片螺旋电感建模及其参数提取.pdfVIP

2004 年全国第十届微波集成电路与移动通信学术年会 硅衬底 RF 集成电路在片螺旋电感建模及其参数提取 文进才、孙玲玲、闫金星、胡江 （杭州电子科技大学微电子CAD 研究所 杭州 310018 ） 摘要：对重掺杂的硅衬底来说，衬底涡流效应已变得较为明显，如何精确的表征这一方面的影响，对于采用 标准 CMOS 工艺以实现 SOC 的在片螺旋电感建模来说，已显得至关重要。本文给出了一采用 Transformer Loop 来精确表征涡流效应导致的衬底损耗的在片螺旋电感模型，同时采用阶梯四元件结构和一功率电阻Rp 来表征 电感的趋肤效应和邻近效应，实现及联电阻的非频变性，可以满足在 SPICE 等时域仿真器中大小信号及瞬态 分析的需要。新的模型同样也适合于对多层电感建模，通过对实际在片电感的验证，给出的模型在较宽的频 段内（0～7GHz ）能精确的吻合测试数据。 关键词：在片螺旋电感；等效电路模型；射频集成电路；趋肤效应；涡流效应 1、引言 种耗散电流引起的欧姆损耗造成的。而这些 随着硅集成电路技术的日益发展和移动 耗散电流一般可分为两种情形：电感和衬底 通讯市场的快速增长，以CMOS 硅工艺为基础 之间容性耦合所导致的传导和位移电流，引 的硅基射频集成电路逐渐以低成本、低功耗 起了电性衬底损耗；时变磁场磁性耦合感应 等优势在低 Ghz 频段得到广泛的应用，且还 的衬底涡流，引起了磁性衬底损耗，如图 3 因为可以与基带等数字电路集成在同一硅片 所示。这两种不同电流在衬底中引起了能量 上，更显现出发展为系统级芯片的优势[1]。 损耗，减小了电感的 Q 值；而感应磁场是反 在片螺旋电感在其中即扮演着一个重要的角 作用于原电感线圈磁场的，这又减小了电感 色--作为一关键的无源器件广泛应用于 RF 的有效电感值。 电路如放大器、混频器、压控振荡器等中， 在 GaAs 工艺中，由于衬底的电阻率较 7 9 但在以硅材料为衬底的组件或电路中，其工 高（10 －10 Ωcm ），磁性耦合导致的衬底损 作性能往往随工作频率上升而出现的衬底损 耗一般可以忽略。而在 CMOS 工艺中，尤其 耗而下降。因此，有效的分析并获得硅基电 是重掺杂的情况下，衬底电阻率已达到 -2Ωcm 的量级，磁性衬底损耗已经变得较 感的模型及其模型参数，并掌握电感性能随 10 工作频率改变的特性，已成为实现硅基射频 为明显。而传统的硅衬底电感模型完全忽略 集成电路的一大挑战。 了电感线圈和衬底之间的感性耦合，图 1 中 对硅衬底的螺旋电感建模的文章已有很 Rsi1、Rsi2 仅表征了电性衬底损耗。 多[2]-[3]。应用的较多的 ‘9 元件’PI 模型 有鉴于此，本文提出一种新的基于硅衬 [2](图 1)由于其及联电阻的频变性，不能应 底的在片螺旋电感宽带等效电路模型，精确 用于瞬态分析中。同时，该模型没有考虑电 的表征了电感的趋肤效应、邻近效应及由涡 感线圈和硅衬底之间感性耦合导致的衬底损 流效应引起的衬底损耗等。实际应用证明， 耗的影响，已经不能满足硅衬底尤其是重掺 该模型可以在较宽的频段内能精确的表征电 杂硅衬底上电感建模的需要。文献[3]采用