H.264编解码器中去块效应滤波系统的设计.pdf

文章编号：1002—8692(2005)10-0018-02 H·264编／解码器中 ·实用设计· 去块效应滤波系统的设计 雷 钊，薛少丽，梁 嵩 (西安交通大学电子与信息工程学院，陕西西安710049) 【摘要】提出了一种针对H．264／MPEG-4AVC标准的高性能低复杂度的去块效应滤波系统的VLSI结构，该结构利用数据 920xl088@30 重用机制以减少数据的吞吐量，同时辅以高效的数据流控制和并行计算。在100MHz的情况下，该结构满足1 Hz的高清晰度视频编解码要求。 【关键词】H．264／MPEG-4AVC标准；去块效应滤波；VLSI结构 【中图分类号】TN919．81 【文献标识码】A Hardware of Filter inH．264／MPEG-4AVC ImplementationDe-blockingLoop System LEI Zhao，XUEShao-li，LIANGSong Electronicsand of Engineering,Xi’mUniversit),Xi’an710049,China) (School Information Jiaotong efficientandlow architectureof fllterstructureinH．264／MPEG-4AVCis in [Abstract]An complexity De-blocking proposed datareuseschemetoreducethe of with efficientdataflowcontrolscheme this use hish paper．We throughputdata，together and calculation．Whileat100 structurecan 1920xl088@30Hz parallel clockingMHz，this support processingthroughput。 words】H．264／MPEG-4 filter,VLSI 【Key AVC；de-blocking 1 引言 时，但是加大了实现的复杂度，并且对宏块进行模 式判决时也增加了CPU的运算负荷。 在H．264／MPEG一4AVC[11视频编／解码中，去块 图1为笔者设计的H．264编码器的整体结构框 效应滤波系统对提高图像的视觉质量有着极为重 图(虚线框中的内容)，主要包括1个MIPSCPU核 要的作用，由于量化和运动补偿中插值运算引入的 和3个硬件加速模块。CPU核使用艾科创新具有自