EDA技术使用教程第四版课件1章.pdf

EDA技术实用教程 科学出版社 liuyq@ EDA技术实用教程 —VHDL版(第四版) 第1章 第1章 概 述 概 述 1.2 EDA技术实现目标 作为EDA技术最终实现目标的PLD或ASIC （Application Specific Integrated Circuit ）-硬件实体， 通过三种途径来完成： EDA技术 ASIC设计 数字ASIC 门阵列 （MPGA）； FPGA/CPLD 混合 标准单元 可编程ASIC ASIC （CBIC）； 设计 设计 全定制 （ASIC）； ASIC设计 1.2 EDA技术实现目标 1. 超大规模可编程逻辑器件 （PLD，可编程ASIC ） PLD-- FPGA/CPLD ：用户可多次编程实现其功能。 （用户可自行定义其逻辑功能的一种专用集成电路 （ASIC ）） 2. 半定制或全定制ASIC 用户开发后交由工厂掩模制作，用户不可再更改。 门阵列ASIC ：用EDA将原理图或HDL映射为门阵列晶体管配置。 标准单元ASIC ：调用库中的各种标准单元设计。 全定制ASIC ：完全控制权，细致到线间隔、晶体管大小。 3. 混合ASIC 部分用户可编程＋硬件标准单元模块（用户 可调用和配置，但不可任意编程更改） 1.3 硬件描述语言HDL HDL是EDA技术的重要组成部分，是专用于基于PLD设 计硬件电子系统的计算机语言。VHDL （和Verilog HDL ） 是作为电子设计主流的硬件描述语言。 VHDL (Very High Speed Integrated Circuit Hardware Description Language) IEEE Std 1076－1987/1993 VHDL语言具有很强的电路描述和建模能力，大大简化硬件设 计任务，提高设计效率和可靠性。 能从系统到电路的所有设计层次对数字系统进行建模和描述。 支持结构、数据流和行为3种描述形式的混合描述。 VHDL具有与具体硬件无关和与设计平台无关的特性，在语言 易读性和层次化结构化设计方面表现了强大的生命力和应用潜力。 设计者可以专心致力于其功能的实现，而不需要对不影响功能的与 工艺有关的因素花费过多的时间和精力。 1.4 HDL综合 将较高层次的设计描述自动转化为较低层次描述的过程。 (1) 行为综合：从算法表示转换到寄存器传输级(Register Transport Level ，RTL) ，即从行为域到结构域的综合。 (2) 逻辑综合：RTL级描述转换到逻辑门级（包括触发器）。 (3) 版图综合或结构综合：从