dsps硬件设计2_dsps总线pdf课件--北京理工大学dsp课件一次性下载(高梅国教授).pdfVIP

下载本文档

2
0
约6.39千字
约 17页
2015-09-21 发布于北京
举报
版权申诉

dsps硬件设计2_dsps总线pdf课件--北京理工大学dsp课件一次性下载(高梅国教授).pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

dsps硬件设计2_dsps总线pdf课件--北京理工大学dsp课件一次性下载(高梅国教授)

数字信号处理器系统硬件设计 • 最小DSPs系统 • DSPs外部总线 • DSPs存储器接口设计 • DSPs输入输出接口 BIT/TI 1 1、CPU外部总线 • 数字信号处理器系统除了包括DSPs外，应该还包括外部存储器和输入输出设备。 • 总线（bus） – 是连接存储器、输入输出设备和CPU进行数据传输的机制，它至少包括一组连线（如地址线、数据线，读写控制信号线等） – 有时包括总线协议。 BIT/TI 2 1、CPU外部总线（续） • 典型总线信号 – 时钟Clock – 读写R/W’ – 使能Enable（包括空间选择CE、地址选择ADS、输出使能OE等） – 地址总线Address – 数据准备好信号Data Ready’ – 数据总线Data等。 BIT/TI 3 1、CPU外部总线（续）存储器 1 存储器2 Clock R/W’ CPU Enable Address Data Ready’ Data 设备 BIT/TI 4 2 、总线时序上升沿下降沿 Clock Enable R/W’ 有效稳定态无效不稳态 Address 高阻态 Data Ready’ 无影响状态 BIT/TI 5 2 、总线时序（续） • 插入等待：Ready或寄存器设置总线等待周期 Clock Enable R/W ’ Address Data Ready’ BIT/TI 6 2 、总线访问模式 • 异步 • 同步 • 突发（Burst） BIT/TI