采用硬核浮点，在 FPGA 上实现优异的 DSP 设计.pdfVIP

采用硬核浮点，在FPGA 上实现优异的DSP 设计 作者：Udayan Sinha，DSP 产品市场专家 WP-01227-1.0 白皮书 本白皮书讨论Altera® FPGA 中浮点数字信号处理(DSP)实现的演化 ，从前几代系列产 品的融合数据通路设计流程，到Arria® 10 和Stratix® 10 器件中的硬核浮点DSP 实 现。本文还介绍与传统的实现相比，这一新的体系结构怎样实现性能最好的算法，支 持产品更迅速面市。 引言 Altera 的Arria 10 和Stratix 10 系列改变了FPGA 中浮点DSP 实现的游戏规则。这些 器件中的专用硬核浮点模块支持符合IEEE 754 单精度浮点标准的高性能浮点运算。这 一技术在Arria 10 器件中实现了1.5 TeraFLOP 的性能，Stratix 10 器件性能则达到了 10 TeraFLOP ，其浮点DSP 性能是其他FPGA 供应商目前为止都达不到的。 通过硬核浮点DSP 实现，FPGA 现在可以扩展应用于多种需要大量计算的应用，例 如，高性能计算(HPC) 、雷达和医疗成像等。表1 介绍了这类复杂应用的例子。 表1. 复杂应用实例 应用 例子 多普勒 雷达 空时自适应处理(STAP) 地震建模 逆时迁移(RTM) 医疗成像 背投 Black Scholes 金融 Monte Carlo 无线 多输入多输出(MIMO)处理 我们以无线系统中的MIMO 处理作为一个复杂DSP 应用的例子，采用了FPGA 硬核 浮点运算来实现。MIMO 处理涉及到多条发送和接收通路，需要进行大量的矩阵处 理，特别是矩阵乘法和矢量点乘，最终实现大动态范围的数字输出。MIMO 处理很大 一部分涉及到2 x 2 配置(例如， © 2014 Altera 公司。保留所有权利。ALTERA 、ARRIA 、CYCLONE、ENPIRION 、HARDCOPY 、MAX 、 MEGACORE 、NIOS 、QUARTUS 和STRATIX 等字词和标识是Altera 公司的商标，在美国专利和商标事务所以及其他 国家进行了注册。所有其他被认定为商标或者服务标记的字词和标识的所有权属于其各自持有人， ISO 101 Innovation 9001:2008 /common/legal.html 对此进行了解释。Altera 保证当前规范下的半导体产品性能与Altera 标准质保 注册 Drive San Jose, 一致，但是保留对产品和服务在没有事先通知时的升级变更权利。除非与Altera 公司的书面条款完全一致，否则Altera CA 95134 不承担由此处所述信息、产品