原创力文档- 1、本文档共7页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
FPGA延时精确调整时序的方法
312
62 SPACECRAFT RECOVERY REMOTE SENSING 2010 4
一种现场可编程门阵列门延时精确调整时序的方法
万 包 斌 成桂梅
( , 100076)
通过FPGA( 现场可编程门阵列) 时序模型分析得出FPGA 门延时的方案, 综合利 FPGA 各种
布局布线EDA 工具, 摸索出一套人工干预FPGA 布局布线的方法, 使FPGA 门延时能够有效地 于时序调
整, 调整精度可达到纳秒级该方法具有不增加任何额外器件, 成本低高效方便的特点
现场可编程门阵列 门延时 时序调整
+
: V443 5 : A : 1009- 8518( 2010) 02- 0062- 07
A FPGA Based Gate Delay Precise Timing Adjust Method
Wan Min Bao Bin C eng Guimei
( Beijing Institute of Space Mec anicsElectricity, Beijing 100076, C ina)
Abstract T e text get a timing met od by analyse FPGA timing modelIn studying t e FPGA EDA tools, aut or
explore a manual intervene layout and routing met od We can use it to adjust availably in nanosecond grade T is
met od ave a c aracter for not adding extra component, low cost, ig convenience
Key words Field program gate array Gate delay Timing adjust
1
CCD CCD CCD , CCD
FPGA( ) ,
, , , 1~
10ns ,200MHz ; , ,
FPGA ,
, FPGA FPGA
2 FPGA
FPGA , ,
FPGA , ( Look-Up-Table, LUT) ,
RAM[ 1- 2] , FPGA 4 LUT, LUT 4 16 1 RAM
HDL , FPGA ( synplify)
FPGA ( FPGA ) FPGA
: 2010- 02- 03
:
2 万 等: 一种现场可编程门阵列门延时精确调整时序的方法 63
, FPGA , ,
, FPGA
[ 3]
FPGA , 1
1 FPGA
1 , FPGA FPGA, ( Input Delays)
( Internal Delay) ( Predicted Routing Delays) ( Output Delays) 4 FPGA
,
: 1) , ?
2) ? ? , ? 3)
? ? 4) ,
, , ?
FPGA FPGA
, FPGA 4 :
1) FPGA FPGA ,
, , , FPGA ,
2) FPGA FPGA FPGA
3) FPGA FPGA 2
2 FPGA
2 , , FPGA
64 2010 31
4)
, ,
FPGA ,
3~ 4 , ,
, 6%, 3~ 6ns
,
文档评论（0）