- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验报告全自动洗衣机控制,自动控制原理实验报告,自动控制实验报告,全自动洗衣机plc控制,全自动洗衣机控制器,全自动洗衣机控制系统,模糊控制全自动洗衣机,全自动洗衣机控制板,洗衣机的自动控制系统,自动控制原理实验
课程设计说明书
?硬件课程设计
??
学生姓名: 学号: 学 院: 信息工程学院 专 业: 计算机科学与技术 指导教师:
2012年9月5日
目录
第一部分:各题目设计报告 4
题目1 7段数码管 4
1.1设计原理: 4
1.2功能框图: 5
1.3VHDL源程序: 5
1.4调试结果(截图): 6
1.5仿真波形: 6
1.6管脚锁定(截图): 6
1.7硬件验证(截图): 7
1.8问题及解决: 7
题目2 4位数据进行大于、小于、等于比较 8
2.1设计原理: 8
2.2功能框图: 8
2.3 VHDL源程序: 8
2.4调试结果(截图): 9
2.5仿真波形: 9
2.6管脚锁定(截图): 9
2.7硬件验证(截图): 10
2.8问题及解决: 10
题目3 异步可逆(加1或减1)4进制计数器 11
3.1设计原理: 11
3.2功能框图: 11
3.3VHDL源程序: 12
3.4调试结果(截图): 13
3.5仿真波形: 13
3.6管脚锁定(截图): 13
3.7硬件验证(截图): 14
3.8问题及解决: 14
题目4 双向移位7移位寄存器 14
4.1设计原理: 14
4.2功能框图: 15
4.3VHDL源程序: 15
4.4调试结果(截图): 16
4.5仿真波形: 16
4.6管脚锁定(截图): 17
4.7硬件验证(截图): 17
4.8问题及解决: 17
题目5 在点阵上显示自己的名字 18
5.1设计原理: 18
5.2功能框图: 19
5.3VHDL源程序: 19
5.4调试结果(截图): 21
5.5仿真波形: 22
5.6管脚锁定(截图): 22
5.7硬件验证(截图): 23
5.8问题及解决: 23
题目6 用图形方式4位二进制全加器 23
6.1设计原理: 23
6.2功能框图: 24
6.3VHDL源程序: 25
6.4调试结果(截图): 26
6.5仿真波形: 26
6.6管脚锁定(截图): 26
6.7硬件验证(截图): 26
6.8问题及解决: 26
题目7 全自动洗衣机控制 26
7.1设计原理: 26
7.2功能框图: 26
7.3VHDL源程序: 26
7.4调试结果(截图): 26
7.5仿真波形: 26
7.6管脚锁定(截图): 26
7.7硬件验证(截图): 26
7.8问题及解决: 26
第二部分:设计个人体会 26
第一部分:各题目设计报告
题目1 7段数码管
七段显示器。其内部结构是由八个发光二极管所组成,为七个笔画与一个小数点,依顺时针方向为A、B、C、D、E、F、G与DP等八组发光二极管之排列,可用以显示0~9数字及英文数A、B、C、D、E、F。目前常用的七段显示器通常附有小数点。
由于发光二极管只有在顺向偏压的时候才会发光。 因此,七段显示器依其结构不同的应用需求,区分为低电位动作与高电位动作的两种型态的组件,另一种常见的说法则是共阳极( 低电位动作 )与共阴极( 高电位动作 )七段显示器。
本实验平台之七段显示器模块接线图如下图2.3所示。此平台配置了八组共阳极之七段显示器,亦即是每一组七段显示器之COM接脚,均接连至VCC电源。而每一段发光二极管,其脚位亦均与Cyclone II FPGA接连。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起,8个数码管分别由各自的位选信号来控制,被选通的数码管显示数据,其余关闭。
七段显示器可用来显示单一的十进制或十六进制的数字,它是由八个发光二极管所构成的( 每一个二极管依位置不同而赋予不同的名称,请参见图2.1 ) 。我们可以简单的说,要产生数字,便是点亮特定数据的发光二极管。例如要产生数字“0”,须只点亮A、B、C、D、E、F等节段的发光二极管;要产生数字“5”,则须点亮A、C、D、F、G等节段发光二极管,以此类推,参见图2.4。因此,以共阳极七段显示器而言,要产生数字“0”,必须控制Cyclone II FPGA芯片接连至A、B、C、D、E、F 等接脚呈现“低电位”,使电路形成通路状态。
由于七段数码管公共端连接到GND,当数码管中的一个被输入高电平,则对应的一段被点亮,反之则不亮。七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。8个数码管分别由各自的位选信号来控制,被选通的数码管显示数据,其余关闭。
1.2功能框图:
1.3VHDL源程序:
LIBRARY IEEE; —— 库的引用
USE IEEE.STD_LOGIC_1164.ALL;
文档评论(0)