基于DMA的DSP_Cache优化.pdfVIP

第 3 1 卷 　第 2 期 电气电子教学学报 Vol . 3 1 　No . 2 2009 年 4 月 J OU RN AL O F EEE Ap r . 2009 基于 DMA 的DSP Cache 优化 郭 　强 ,张 　斌 ( 东南大学 信息科学与工程学院 ,江苏 南京 2 10096) 摘 　要 :数字信号处理器大都采用两级高速缓存结构 ,为高复杂度算法的实现提供了有力的保证 。由于一般片上内存空间不大 ,对于通信和图 像系统较大的数据 ,需要将数据存在片外 ,从而导致处理效率很低 。本文以 TI C6000 系列芯片为例 ,从分析它的 Cache 结构出发 ,利用直接存 储器存取 DMA (Direct Memory Access) 设计了一种双缓冲区结构 , 以减少片内、外存储器之间数据交换的时间 ,并针对高斯滤波函数加以实 现 。测试表明这种方法能使硬仿真时所用的 CPU 周期数与软仿真时相同。 关键词 : TI C6000 ;Cache 优化 ;DMA 中图分类号 : TN9 11 　　 文献标识码 :A 　　　　　　　文章编号 :(2009) DSPCache Optimization based on DMA GUO Qiang , ZHANG Bin ( ) N at ional M obi le Com m unicat ions R esearch L aboratory , N anj i ng 2 10096 , Chi na Abstract :Digit al signal p roce ssor generally ha s a t wolevel cache st r uct ure s to realize highco mp lexit y algo rit hm s efficient ly . But it u sually ha s small onchip memory , co mp ared wit h t he lar ge image dat a . So t he co mmunication and image dat a have to be stored out of t he chip , w hich leads to poor p roce ssin g efficiency . Thi s p ap er too k t he T I C6000 a s an examp le , and ba sed on t he cache st r uct ure of t hi s serie s , int ro duced a double buff erin g f ramewor k so a s to reduce t he time for exchangin g dat a bet ween t he onchip and outchip memory . Then t hi s p rop o sed op timization st rat egy wa s app lied to imp lement t he Gau ssian filt er f unction an d t e st it s overall p erfor mance .