模数转换器中数字抽取滤波器的设计.pdf

　第 26 卷第 5 期 杭 州 电 子 科 技 大 学 学 报 Vol. 26 ,No. 5 　 　2006 年 10 月 Journal 　of 　Hangzhou 　Dianzi 　University Oct. 2006 　 Δ∑模数转换器中数字抽取滤波器的设计 蔡　友 ,韩　雁 (浙江大学微电子与光电子研究所 ,浙江 杭州 310027) 摘要 :抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号 被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤 波器的设计 ,适用于一阶到七阶的 Δ∑调制器,输入字长从 1bit 到 32bit 。设计和实现了一个过采样 率为 256 的数字抽取滤波器 ,应用于三阶级联的 Δ∑调制器。该抽取滤波器包括:级联积分梳状滤 波器、补偿滤波器和一个窄带有限冲击响应半带滤波器。滤波器系数都采用 CSD ( Canonic Signed Digit) 码实现。多级多采样率信号处理电路被用来实现补偿和半带滤波。整个滤波器经过了 FPGA 验证 ,输出正弦波的信噪比达到了 110dB 。 关键词 :过采样 ;信噪比 ;补偿滤波器 ( ) 中图分类号:TN401 　　　　　文献标识码 :A 　　　　　文章编号 :1001 - 9146 2006 05 - 0081 - 05 0 　引　言 Δ∑过采样模数转换器的应用非常广泛,特别是在信号处理应用中 ,例如数字音频接收机、数字音 频录音机等[1 ] 。前端的调制器将量化噪声搬移到高频段 ,后端的数字抽取滤波器再将高频噪声滤除。 数字抽取滤波器的性能在整个 Δ∑模数转换器中起着非常重要的作用。人们在降低功耗、减小面积并 且提高数字抽取滤波器速度方面已经做了很大的努力。T. Saramaki 和 H. Tenhunen[2 、3 ] 提出一种高性 能、容易小面积集成、线性相位 FIR 抽取滤波器结构。Goodman 和 Carey[4 ] 指出仔细选择半带滤波器的 系数能有效减少硬件实现。本文提出了一个设计并实现低功耗和小面积的数字抽取滤波器的方法。该 ( ) 数字抽取滤波器由多级组成 ,级联积分梳状 Cascaded - Integrated - Comb ,CIC 滤波器作为第一级 ,补偿 ( ) 滤波器作为第二级 同时将采样率降低两倍 ,后级的都是半带滤波器 ,它们被用来将带外噪声全部滤除 掉 ,并将采样率降低到奈奎斯特频率。补偿和半带滤波器的系数用 CSD 码实现。在 CSD 码的基础上 , 本文还提出能够进一步降低功耗和面积的方法来实现补偿滤波器、半带滤波器以及其它非整系数滤波 器。 1 　数字抽取滤波器结构 为了将高采样率的信号降低到奈奎斯特采样频率 ,多级结构是最佳选择。对过采率 R ,可以被分解 N ( ) ( ) 为 M ×2 R 、M 、N 均为整数 ,级联积分梳状 CIC 滤波器将采样率降低 M 倍 ,半带滤波器将采样率降低 2N 倍。半带滤波器的个数必须足以把 CIC 滤波器没有滤除的带外噪声全部滤除。CIC 滤波器有如下的 [5 ] 特点 :每一级的字长必须是递增的。输出字长 Bmax 由 给出 : ( Rcic)