HDL与传统设计方法.docVIP

HDL与传统设计方法 王子奇 （武汉大学 电子科学与技术系 2010301510087） 摘要 本文介绍了当前流行的两种HDL设计语言——VHDL和Verilog HDL。并且给出了HDL与传统设计方法的比较。 关键词 HDL 硬件设计语言 电子设计自动化 EDA 随着电子技术的日新月异，相应硬件设计的日益复杂，在八十年代初，传统的设计方法已经难以满足越来越大规模的集成电路的要求，一种新的设计方法亟待出现。为此，HDL在其出现后革命性地改变了数字电路的设计方法，成为了目前电路设计的主流。而HDL中，最为广泛应用的即为VHDL与Verilog HDL。 硬件设计语言（Hardware Description Language） 硬件描述语言,简称HDL,是一种用形式化方法描述数字电路和设计数字电路系统的语言。数字逻辑电路设计者可以利用这种语言描述自己的设计思想,然后用EDA工具进行仿真,自动综合到门级电路, 再用ASIC或FPGA实现其功能。 硬件描述语言已有三十多年的发展史,并成功地应用到系统设计的各个阶段:仿真、验证、综合等。至80年代,已推出了上百种版本。由于这些语言都各自面向不同层次和不同领域,使用户无所适从,因而急需一种面向多层次、多领域的硬件描述语言。80年代末,VHDL和Verilog HDL适应了这个要求,先后成了IEEE标准。 1.1　HDL