数字电视信源解码系统中DDR+SDRAM控制器设计.pdfVIP

摘要 捅斐 随着中国数字电视行业的迅猛发展，数字电视正在走进中国的千家万户，数 字电视的广泛普及和数字电视机顶盒技术的发展，以及市场对其性能越来越高的 要求，给基于传统ASIC设计方法的数字电视信源解码器的设计带来了挑战。其中， 针对数字电视信源解码器的特点，其在工作时需要大数据量的读写操作，且由于 数字电视功能不断增多，造成在解码器中运行的软件越来越大，整体上对片外存 储器的可用带宽有越来越高的要求，考虑到成本的因素，不能仅仅依靠提高片外 存储器本身的性能来实现复杂的功能要求。因此，对信源解码系统的片外存储器 的控制器设计成为一个新的挑战。 由于ARM在当今微处理器市场的垄断地位，以及北京市嵌入式实验室拥有ARM 产品的相关授权，所以最后采用了ARM系列微处理器和相应的AMBA总线结构。作 为片上系统设计的基本技术，AHB总线用于系统中高性能、高时钟速率模块间通 信。考虑至I]DDRSDRAM以及信源解码器本身的技术特点，特别针对控制器的AHB 接口进行了优化，减小了系统的片上缓存大小和存储器的访问延迟。 通过对系统参数的计算结果和不同片外高速存储器之间的比较，最后选择了 DDR SDRAM作为该数字电视信源解码器的片外存储器，DDRSDRAM凭借着其极高 的数据传输速率和低廉的成本，得到越来越广泛的应用。但是DDRSD啡身的 操作比较复杂，包括初始化，行激活，读写，预充电，自刷新等等，所以需要专 门的控制器来进行这些操作，同时利用时钟的双边沿进行数据传递，接口时序也 比较紧张，所以对控制器读写数据通路也需要进行特别的设计以符合时序上的要 求。 linx的 考虑至IJFPGA在当今数字系统开发中的广泛应用，基于AHB协议，以Xi FPGA系列的单元库为基础，设计该控制器的读写数据通路，构建DDR控制器的仿 真模型。并且提出了反馈时钟的方法，成功解决了DDR控制器读操作时的时钟同 步问题。 关键词信源解码；AHB总线；DDRSDRAM；FPGA；反馈时钟 Abstract Abstract tal hasbeen Withthefast of TV)inChina，DTV developmentDTV(digi lot ofthe intoa of‘Chinese DTV，the family．Thepopularity development oftheDTV the oftheDTV STB，andhigherrequirementperformance，makes ita totheDTVdecoderbasedonthetraditionalASIC bigchallenge design ofthefunction software beingcomplex，the technique．Besides，because ofthedecoderbecomes ofthe wiIIbenot biger．Considercost，it realisticto onthe onlydepend highperformancememoryitself．So