s波段低杂高速跳频频综的设计.pdfVIP

摘要 本文介绍了一种宽频带、低杂散、高速跳频的s波段跳频源。采用单 片机(MCU)控制的“环外混频DDS／PLL”的混合频率合成技术，通过优化 程序算法，采取合理的电磁兼容设计，实现了系统功能和指标要求。 首先对直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)的基 本原理、特点及相噪特性作了详细的分析。在分析比较了几种频率扩展技术 的优缺点后，本文采用环外混频DDS／PLL方案来完成设计。该方案中DDS与 PLL是相对独立的两个部分，都由单片机来控制。两者的输出频率通过混频 器混频后，可以把DDS的输出频率搬移到比较高的频段，从而提高了DDS输 出频率和系统跳频速度，还增加了输出带宽。 然后对方案进行了全面的论证。主要针对两个方面： 1．针对相位噪声、杂散、带宽、跳频时间等系统指标作了可行性分析。 先通过大量实验进行频率规划，选出频谱较纯净的一段，将其进行四次倍频 后通过分段滤波来抑制杂散；本文采用环外混频DDS／PLL方式并选用高速高 隔离度的微波开关来实现快速的系统跳频。 2．针对各部分设计作了详细说明。在PLL的设计中为了获得较好的相位 噪声指标，采用了两种不同结构的环路滤波器来进行设计。它们是增设同相 放大器方式和减慢转换速率的反馈方式，对比两种方式后文中给出了理论分 析和实验结果。本文还对系统中比较关键的几个不同频段的滤波器，采用 ADS、HFSS软件仿真相结合的方式进行仿真和设计。 最后介绍了系统的调试过程和调试中应该注意的问题，并且对实验结果 作了详细分析。 测试结果表明系统在s波段(2．25～2．75GHz)范围内基本实现了相位噪声 150ns，步进频率2．5MHz，验证了该方案的可行性。 关键词：DDS，PLL，相位噪声，杂散，跳频，频率合成 Abstract with bandwidthlow noiseand AsortofS-band wide frequencysynthesizer phase free been the dynamic introduced．Byadoptinghybrid spurious range(SFDR)has withDDS／PLL outside solution synthetic loopfrequencymixing systemfrequency controlled the and MCU,through algorithm technology by optimizingprogram forthe of Electromagnetic performance consideringrationally Compatibility(EMC)，the the hasbeenachieved． system ofDDSand wellastheircharacteristicsand thebasic PLL’as Firstly theory