FPGA and CPLD——硬件设计开发.pptVIP

FPGA/CPLD硬件设计开发 FPGA（Field－Programable Gate Array），即现场可编程门阵列。（基于查找表） CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件。（基于乘积项） VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）。（Verilog） 2．CPLD的isp方式编程 ispLSI器件的编程采用E2CMOS元件来存储数据，编程时通过行地址和数据位对E2CMOS元件寻址。编程的寻址和移位操作由地址移位寄存器和数据移位寄存器完成。两种寄存器都按FlFO（先入先出）的方式工作。 由于器件是插在目标系统中或线路板上进行编程，因此在系统编程的关键是编程时如何使芯片与外部脱离。 编程时连线 器件编程时需要五根信号线用来传递编程信息： 1）ispEN：编程使能信号。当=1时，器件为正常工作状态；当=0时，器件所有的I/0端被置成高阻状态，因而切断了芯片与外电路的联系。 2）SDO：为数据输出线。 3）SLCK：为串行时钟线。 4）SDI：向串行移位寄存器提供编程数据和其它命令。 5）MODE：为编程状态机的控制线，SDI与MODE一起为编程状态机的控制线。 ISP状态机共有三个状态： 闲置态（