【创新实验】基于VHDL的二进制与十进制之间的相互转换毕业论文.docVIP

《创新实验》 ——可编程逻辑设计基础 实验题目： 二进制与十进制之间的相互转换 指导教师：周克峰 小组成员： 摘 要 十进制-二进制转换的编码器是将十进制数0、1、2、3、4、5、6、7、8、9等十个信号编成二进制代码的电路。它的输入是代表0～9这个10个数符的状态信号，有效信号为1，输出是响应的BCD码，其特点是任何时刻只允许输入一个有效信号。 二进制-十进制转换的编码器是十-二进制转换的逆过程，它的功能是将输入的一位BCD码译成10个高、低电平输出信号。当输入一个BCD码时，就会在它所表示的十进制数的对应输出端产生一个低电平有效信号。 在本次的实验中，主要使用开发软件ISE和芯片Xilinx Spartan-II来实现二进制与十进制之间的相互转换。  目 录 一、概述 5 1、PLD/FPGA 结构与原理 5 1）PLD/FPGA原理 2）查找表（Look-Up-Table)的原理与结构 2、开发软件与芯片 5 1）开发软件 2）芯片介绍 二、算法设计原理 6 1、十进制－二进制的转换 2、二(BCD)－十进制的转换 三、工程开发流程 7 （一）工程开发流程 7 1、设计输入 2、综合 3、实现 4、验证 5、下载 （二）实际运用过程 9 1、设计输入 9 1）建立源文件 2）输入原理图 3）行为仿真 2、设计实现 15 1）时序仿真